IPC CH-65B CHINESE.pdf - 第63页

• BGA 封装后发现有缺陷（见图 6 - 4 ）。所选择的 BGA 封装的中央有 16 个球，它完全是用于散热的，所以在封装内部是短路在一起的。内部的短路引起了板上 SIR 图形的短路。在组装操作之前这 16 个锡球需要被清除。 •如今 Umpire 板继续用于工艺研究和效果确认。从这种测试工具…

•将1206片式组件排列，同上。

• 三极管封装，常用于研究焊膏的品质，乳胶掩膜剥离程度或者接触-上升的焊接操作。

• 使用一个隔离模具的单BGA测试模式（测试BGA底部的残留）。

• 使用一个隔离模具的单QFP测试模式（QFP底部的残留）。

• 单LCC测试模式（测试低托高高度的清洗效果），与IPC-B-36的4D模式一致。

•将DIP封装在通孔焊接

时排成一行（检查圆角的形成）。

• 单PGA插槽，用来检查插座的滞留效应。

• 带有划格掩膜的Bellcore图形的附连板，用于电信组装者按照Bellcore GR-78-CORE标准测试表面绝

缘电阻（SIR）。

• 包含IPC-B-36 D象限图形的附连板，用于军品及IPC 3级用户的J-STD-001认证。

优点

• 作为一种评估组装材料和制程的测试工具，代表

当时对IPC测试板的重大改进。

• 可以供OEM/EMS选用材料。

• 单个附连板可用于MIL-STD-2000A 的相关工作。

• 第二块附连板可以用于电信供应商对Bellcore的研究。

•多数绝缘电阻测试板包括SMT元器件、BGA和连接器作为重要的评估确认点。

• 为绝缘电阻测试设计的板子。

•几个大的OEM厂使用它们自己的评估工具。

缺点

•这种板需要特殊的分立元器件以

选择封装。

• SOT-23元器件不像最初的设计一样工作。

• 设计者遗漏了第一条规则中的增加并联电阻，所以在表面绝缘电阻测试中底面的SMT片式器件看起

来像1兆欧姆电阻。

• 对于那种图形电解电容的容值受信号上升时间的影响将产生“奇数”测量值。

• 测试板的夹具很复杂。

• 在那段时间供应商对标准芯片（包括炸开的晶

片或者菊花链）及分立芯片（内部没有连接）掌握不

到位，使一些组件运行时使用到了坏件从而导致某些图形出现短路。

图6-3 Umpire板

IPC-CH-65B-C 2011年7月

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 19:13:55 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,`,`,,,`,,,`,`,`,`,,,```-`-`,,`,,`,`,,`---

• BGA封装后发现有缺陷（见图6-4）。所选择的

BGA封装的中央有16个球，它完全是用于散热

的，所以在封装内部是短路在一起的。内部的短

路引起了板上SIR图形的短路。在组装操作之前

这16个锡球需要被清除。

•如今Umpire板继续用于工艺研究和效果确认。从

这种测试工具学习到的很多经验体现到了IPC-

B-52

的测试工具的设计中。

6.3.1.3 Gen3系统测试样⽚这种附连测试板

（图6-5）是英国GE3系统公司（以前的Concoat

系统公司）开发的，作为调查QFP的引脚和元器件

的细节距元器件底部之间的残留物效果的一种小

型的、价格便宜的实验工具。因此，它可用于阶

段1和阶段2类型的分析。

优点

•低成本的测试工具，容易大量生产。

• 组装成本低，可以适用于大量的样本尺寸。

缺点

•

一般不施加阻焊（但是可以采用，如右图所示）。

6.3.1.4 SMTA Saber板从20世纪90年代开始，表面贴装技术协会（SMTA）saber板（图6-6）就作

为一种进货评估的工具被使用。该测试板是典型的通孔和表面贴装元器件混装的电路板，最常用于

焊接曲线的优化。它有一个单独的SIR测试图形（5段），与Bellcore风格大的方形扁平封装下面的图

形类似

。5分段梳状图的末端引出至表面贴装焊盘，与硬件装置连接。测试图形的末端间隔很小，当

进行导线连接时必须非常小心，以确保助焊剂的施加不使接触的焊盘桥接。测试图形不与任何元器

件的引线连接，所以不需要特殊的元器件。Saber板是价格较低的裸板。该板的Gerber文件可以从许

多供应商获取，因此该板也用

于不同的板材组合制造。如果使用了菊花链元器件，该测试板也可用

于焊点的可靠性研究。应该注意的是，底面和顶面是镜像的，菊花链元器件需在顶面工作，而不是

在底面。

SMTA的Saber板用于制造业研究有很多年，可以从很多供应商获取。在这个组件上有一种专业的SIR

测试图形（在大的QFP下面），所以如果使用硬接线的话，可以在这块板子上进行SIR测试。这块板

图6-4 有缺陷的BGA封装

图6-5 系统附连测试板

2011年7月 IPC-CH-65B-C

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 19:13:55 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,`,`,,,`,,,`,`,`,`,,,```-`-`,,`,,`,`,,`---

的一般用途是进行焊接评估，也常被买来作为工具包来使用。无论哪种材料结构供应商都可以提

供。如果清洁度评估阶段使用saber板完成，获取gerber信息、板的构成材料结构、首选供应商、成品

特征是很有必要的。

6.3.1.5 IPC-B-52测试⼯具虽然上述测试板已经用于阶段2类型的分析，但是它们仍然不完美。期

望有一种测试工具，既

可用于离子分析也可用于表面绝缘电阻测试。这种测试工具既可以用作制程

优化的评估工具，也可用于如IPC-J-STD-001或者IEC-61189-5的制程鉴定。

IEC-TB-57测试板由英国国家物理实验室和GE3系统公司共同设计。由PI、GE3和罗克韦尔.科

林斯共同协作，IPC-B-52（图6-7）测试板反映出IEC-TB

-57的很多特色。基于在IPC-B-52板上的

持续改良工作，IEC-B-57因此改良而来。IEC-TB-52的第8个版本都是与IPC-B-52（后面为B52）相

同的测试组装标准。IEC-61189-5规范修改后也参考了IPC-B-52。因此，B-52被认为是全球标准和

首选的清洁度评估板。绝缘电阻测试板在图形左侧，离子

分析样片在图形右侧。

6.3.2 IPC-9202 IPC-9202《材料和制程清洁度鉴定/评估测试规范》旨在描述阶段2类型的分析，

并且阐述了B52组装板的两种用途。

第一种用途是当电路板组装结构材料是较小的影响方时作为工艺研究工具。这种用途可以用来比较

清洗制程A与清洗制程B。在这种比较分析中，两种制程可以一直评估直至测试结果稳定。在这种应

用中，需要使用测试包。IPC委员会明确5

号样本尺寸可用于工艺研究。

第二个用途是当作为一个工艺评估工具，电路板组装结构材料、电路板制造水平都很关键。在这种

情形下，电路板包的应用是不可取的。它可以广泛地确定裸板的残留物，并且裸板的加工方法对于

图6-6 SMTA Saber板

IPC-CH-65B-C 2011年7月

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 19:13:55 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,`,`,,,`,,,`,`,`,`,,,```-`-`,,`,,`,`,,`---