IPC-7095D-CHINESE NP 2019 - 第51页
IPC-7095D-W AM1 CN 2019 年 1 月 35 4.4.5 载带球栅阵列 载带 （聚酰亚胺薄膜）基 BGA （ TBGA ）可提供总体外形更低的封装以及芯片焊盘与焊 球触点的强耦合。 （见图 4-22 ）低介电常数的聚酰亚胺膜 可提供一层或两层金属层以便封装内电路的高密度布线。 对于图 4-22 所示典型的 BGA 聚酰亚胺载板 ，热膨胀系 数的不匹配并不是个问题 ，因为芯片连接粘合剂和基板 柔性会吸收封装结构中的应变…
IPC-7095D-WAM1 CN 2019 年 1 月
34
表 4-8 提供了适合 10 种 CGA 焊料柱直径的各种连接盘图形数据。
表 4-8 柱栅阵列（CGA）连接盘尺寸近似值
标称焊料柱直径（mm） 焊盘扩大 标称连接盘直径（mm） 连接盘变化（mm）
0.56 33 % 0.75 0.75 至 0.90
0.51 37 % 0.67 0.67 至 0.75
0.40 33 % 0.53 0.53 至 0.67
0.38 33 % 0.50 0.50 至 0.53
0.30 33 % 0.40 0.40 至 0.50
0.25 40 % 0.35 0.35 至 0.40
0.20 40 % 0.28 0.28 至 0.35
0.15 40 % 0.21 0.21 至 0.28
0.125 40 % 0.175 0.175 至 0.21
0.10 50 % 0.15 0.15 至 0.175
直径大于等于 0.51mm 的焊料柱通常连接 NSMD 连接盘。直径不大于 0.4mm 的焊料柱通常连接 SMD 连接盘。
在任意一种情况下，印制板连接盘总是大于焊料柱的直径。在可能的情况下，最好将连接盘尺寸增加到表 4-8
所示的连接盘偏差的上限。
表 4-9 是 10 种类型的 CGA 焊料柱构造总结。
表 4-9 柱栅阵列（CGA）合金和构造类型
描述 基材 次级材料 镀层 焊料柱直径 SnPb 无铅
铸型焊料柱 PbSn10 – – 0.51 mm 是 见注释
绕线焊料柱 PbSn15 Cu SnPb37 0.30 mm 至 0.56 mm 是 否
绕线焊料柱 PbSn20 Cu SnPb37 0.30 mm 至 0.56 mm 是 否
绕线焊料柱 PbSn10 Cu SnPb37 0.30 mm 至 0.56 mm 是 否
微线圈弹簧 BeCu – SnPb40 0.40 mm 至 0.51 mm 是 否
微线圈弹簧 BeCu – NiAu 0.40 mm 至 0.51 mm 否 是
铜柱 Cu – Sn100 0.10 mm 至 0.25 mm 否 是
铜柱 Cu – SnPb40 0.10 mm 至 0.25 mm 是 否
铜编织绕线焊料 PbSn10 Cu Sn6Pb37 0.30 mm 至 0.51 mm 是 否
铜编织绕线焊料 PbSn10 Cu SAC305 0.30 mm 至 0.51 mm 是 见注释
表格注释：
PbSn10 焊料可豁免对 7A 类别某些行业的 ROHS 限制。建议关注 RoHS 终止“豁免”状态的更新。
表 4-9 所示的 CGA 焊料柱可用于各种材料和结构。CGA 之间的共同特征是减少由器件封装和印制板之间 CTE
不匹配引起的应力要求。根据器件上可用的焊盘直径选择焊料柱直径。通常，较小节距的器件具有较小直径的
连接焊盘。
为了使焊料柱塌陷最小化，必须在最低可行温度下小心地再流较重的 CGA 元器件。正在开展对其它无铅焊料
柱材料的研究。
IPC-7095D-WAM1 CN2019 年 1 月
35
4.4.5 载带球栅阵列
载带（聚酰亚胺薄膜）基 BGA
（TBGA）可提供总体外形更低的封装以及芯片焊盘与焊
球触点的强耦合。（见图 4-22）低介电常数的聚酰亚胺膜
可提供一层或两层金属层以便封装内电路的高密度布线。
对于图 4-22 所示典型的 BGA 聚酰亚胺载板，热膨胀系
数的不匹配并不是个问题，因为芯片连接粘合剂和基板
柔性会吸收封装结构中的应变。TBGA 可用于倒装芯片、
金属线键合或者引线键合工艺以实现芯片与基板的互
连。单金属层载带基板通常用于低成本和低引线数封装
应用，双金属层载带用于高引线数或性能驱动型的应用。
例如，附加铜层能提供有效的接地回路以显著降低电感
量和开关噪声效应。接地层效应也会影响噪音降低的级
别，而接地层内电流阱的数量也会影响电感量水平。图
4-23 中所示的双金属层基板，不仅可提供比单金属层基
板更好的电气性能，而且也可以显著改善封装内部电路
布线能力。
单金属层材料的电路布线限制在焊球连接位置之间狭窄
的介电间隙内。随着触点节距缩小至 0.5mm，触点特征
的间距会减至 75
μ
m，这样可能只可布置单条线路。这
个因素限制了单金属层只能使用于狭窄的低 I/O 数封装
应用。
4.4.6 多芯片封装
对于高密度封装技术来说，便携和
无线电子产品代表了发展最为迅速的领域。在印制板制
造和 IC 封装中，将最复杂电子功能模块压缩到一个更
小、更轻的成品中的技术持续得到发展。
可携带、手持式和小型穿戴电子产品自然作为发展对象。
它们必须考虑易用性、重量轻以及性能。
存储器件如 Flash、静态随机存储器（SRAM）、同步
动态存储器（SDRAM）是最早面市的商用产品以适应
FBGA 和 CSP 的大量需要。然而，数字信号处理器、控
制器、CPU 和任何专用集成电路器件也是多芯片封装的
主要候选对象。许多芯片封装适应简单的芯片到基板界
面的导线键合工艺。然后灌封或包覆芯片和导线键合区
域以提供单封装外形。导线键合解决方案可使两个或更
多的芯片叠加，但是随着每层芯片的增加，封装高度会
显著增加。
将两个或多个 IC 封装于单个封装外形，在尺寸功能比
方面更有效并且性能可能得到增强。多芯片封装潜在地
增加了元器件密度并改善了印制板上元器件间的布线效
A
D
C
B
F
E
IPC-7095d-4-22-cn
图 4-22 聚酰亚胺膜基引线键合 uBGA 封装基板
A －边缘保护
B －硅芯片
C －灌封剂
D －焊球
E －镀金铜键合带
F －聚酰亚胺膜
A
B
IPC-7095d-4-23-cn
图 4-23 单－双金属层载带基板封装内电路布线
比较
A －单金属带
B －双金属带
IPC-7095D-WAM1 CN 2019 年 1 月
36
率。某些多芯片封装方法是在单个基板上将一个芯
片叠加连接到另一个芯片的上面，如图 4-24 所示。
常见的是以金字塔形叠加不同尺寸的芯片，但是当
芯片尺寸相同时，各有源芯片间要加入隔离片以消
除键合线弧。
4.4.7 系统级封装（SiP）
制造商将大量相关功能
单元合并至单个封装外形中以便为额外功能提供空
间。尽管一些制造商选择研发多功能芯片（片上系
统），但这个选项对于许多其它制造商来说可能并不
实际。由于开发带有混合功能能力的定制芯片其时
间跨度太长，将已验证的芯片组合（叠加）在单个
封装结构内更为实际（见图 4-25 的芯片叠加示例）。
由于制造工艺的偏离以及来自于多种货源不同的芯
片级产品良率潜能，对某些器件来说，总封装级别
的成本目标不是总能达成的。为了保证未封装裸芯
片的质量和可靠性，在封装级组装前必须对裸芯片
进行一些种类的电气性能测试。ASIC、简单逻辑
电路、某些处理器以及线性电路在某一时间段趋于
稳定，然而测试依然是对质量和可靠性用于证明的
指标。比如，将逻辑和存储器整合在单一封装上，
会造成非常实际的问题。这两种功能的测试有本质
上的不同，且将会进一步损害用户使用此产品的信
心。
4.4.8 三维（3D）折叠封装技术
存储器芯片（如
Flash 或 SRAM），有比较高的制造良率。虽然在组
装加工和操作中会发生损伤，但总体上存储器芯片
的封装和测试制程有很高的良率。挠性基板材料可
将几个芯片折叠并放置在单个 FBGA 封装外形之
内，此封装仅比芯片组中最大的一个略大。图 4-26
为常见的折叠挠性封装应用，将三个独立的存储器
芯片合并在单封装外形中。
4.4.9 焊球堆叠
尽管不限于存储器封装，堆叠的
一个主要应用是双倍数据速率同步 SDRAM 芯片
堆，它可使原始设备制造商（OEM）和存储器模块
制造商增加存储器板密度高达八倍。将预测试合格
的 FBGA 封装芯片堆叠是存储器的一种理想应用。
联接前对存储器的测试、挑选和分级可保证最终器
件配置能提供全部的潜在性能。图 4-27 展示了将几
个焊球封装堆叠为一个整体组件的案例。
IPC-7095d-4-24-cn
图 4-24 单封装芯片叠加 BGA
图 4-25 定制八芯片（倒装芯片及金属线键合）SiP 组件
图 4-26 折叠式多芯片 BGA 封装
图 4-27 八层焊球堆叠封装