【IPC-7095C】_BGA设计与组装工艺的实施_（IPC标准）.pdf - 第17页
会 产 生 清 洁 问题 。 因 为 小外形封 装时清 洗 溶 液 易 于 渗透 ， 为了能 够 获 得 更好 的清 洗 效果 ， 基于 BGA 的 封 装 尺寸 推荐 使用 间 隙高度 为 0.4mm 至 0.5mm 的 封 装。 用 临 时 阻焊膜覆盖封 装 底 下的 导 通 孔避免 助 焊剂 截留 问题 ， 但这 个 额 外 工艺会 增加制造 成本。 3.1 基础架构说明 近 几 年 设 计 已 普 遍 采用 BGA 组装工艺。 …
IPC-7711/7721 电子组件的返工、返修
IPC-9701 表面贴装焊接连接的性能测试方法
和鉴定要求
IPC/JEDEC-9704 印制板应变测试指南
IPC-9708 鉴定印制板组件焊盘坑裂的测试方
法
2.2 JEDEC
2
JEP95 第4.5章 密节距（方形）球栅阵列封
装（FBGA）
JEP95 第4.6章 密节距（矩形）球栅阵列封
装（FRBGA）
JEP95 第4.7章 芯片尺寸型球栅阵列封 装
（DSBGA）
JEP95 第4.9章 用于搬运和出货的通用矩阵
托盘（BGA封装，低叠装）
JEP95 第4.10章 用于搬运和出货的通用矩阵
托盘
JEP95 第4.14章 球栅阵列封装（BGA）
JEP95 第4.17章 球栅阵列封装（BGA）测量
方法
JEP95 第4.22章 密节距方 形 球栅阵列封装
（FBGA），叠装封装（PoP）
JESD22-A102 高加速蒸煮试验方法
JESD22-A103 高温存储试验方法
JESD22-A104 热冲击试验方法
JESD22-A118 不上电的高加速湿气渗透试验
JESD22-B103 板子级别的振动试验方法
JESD22-B110 子组件机械冲击试验方法
JESD22-B111 板子级别的跌落试验方法
JESD217 球栅阵列封装SMT前空洞特性测试
方法
3 标准选择和BGA实施管理
每个电子系统都由各种接口、电子存储媒介以
及印制板组件构成。一般
来说，这些系统的复
杂度反映在所使用的元器件类型及其互连结构
上。元器件的复杂度通常通过其物理尺寸和输
入/输出端数量来判断，元器件的复杂度越高，
其内部互连的基板也越复杂。成本和性能驱动因
素已导致元器件密度增加，从而使大量元器件
连接在可安装面积缩小的单个组件上。此外，
通过提高器件I/O端口数同时减小触点节距，增
加了单个器件功能数。触
点节距的减小对组装
厂和裸板制造商带来了挑战，组装厂会碰到操
作、共面度及对准方面的问题。
元器件的普通封装和微处理器、存储器类的特
殊封装，驱动了其余电子组装的封装问题。元
器件封装的驱动力是其散热和电气性能、可靠
性、空间安装限制以及成本问题。器件外围引
脚的节距1.0mm已成为业界惯例，然而这样的
封装可容纳的引脚数不能超过84个，大型器件
外围引脚通常需要的节距
为0.65mm、0.5mm和
0.3mm。
尽管小于1.0mm的引线节距对于减小封装尺寸是
有用的，但密度的增加会给大部分制造商带来
很多问题。密节距的引线通常十分脆弱且是易
损的，会引起如共面度、引线弯曲和歪斜。贴
装这些封装时，必须采用带有视觉系统的贴片
机和托盘包装处理器。但这两项要求会大大增
加设备投资成本，图3-1显示了封装生产工艺的
一个例子。研发的BGA克服了由密节距、高引
线数外围器件带给组装的挑战。
由于BGA使用焊料凸点而非引线来进行互连，
故可消除由引线损伤和共面度所带来的问题。
1.0mm至1.5mm节距的 BGA，其间隙高度远超
250μm，因此由焊膏印刷、贴片、再流焊以及清
洗工作造成的问题大为减少。BGA同时也提供
了比密节距器件短得多的信号路径，在高速电
路应用中，较短的信号路径是十分关键
的。端
子类型也会影响输入/输出端的间距。
设计指南应该表明允许增加密节距器件与安装
基板的间距是重要的。除了免清洗助焊剂之外，
平贴于基板（小于250μm）的密节距器件几乎都
2. www.jedec.org
IPC-7095C-C 2013年1月
2
会产生清洁问题。因为小外形封装时清洗溶液
易于渗透，为了能够获得更好的清洗效果，基于
BGA的封 装尺寸推荐使用间隙高度为0.4mm至
0.5mm的封装。用临时阻焊膜覆盖封装底下的导
通孔避免助焊剂截留问题，但这个额外工艺会
增加制造成本。
3.1 基础架构说明 近几年设计已普遍采用BGA
组装工艺。尽管如此，需有专门的工程资源来
研发、实施和整合组装工艺，将BGA器件组装
到电子组件中。尽管
BGA主导了现有的SMT基
础架构，但为了能将BGA成功地配置到现有产
品中去，还必须解决技术方面的考量。
3.1.1 关于连接盘图形和电路板的考量 连接盘
图形是印制电路板的铜表面区域，它提供了元
器件的机械连接及其引线或端子的电气连接。
连接盘图形对制造来说是重要的，因为连接盘
的尺寸大小会影响焊点的一致性和可靠性，同
时也会影响清洁性和可测试性。连接盘图形对
栅阵列元器件更
加重要，因为栅阵列元器件焊
点的检验和维修／返工难度更大，因此需要搞
清楚BGA连接盘的设计问题。有必要确保形成
适当的焊点以避免如桥连、开路这样的缺陷而
达到最佳可靠性。以前连接盘图形设计是困难
的，因为元器件相关尺寸缺少标准化，同时也
没有可接受公差的规定。最近在标准化方面已
作了很多努力，标准IPC-7351－表面贴装设计
和连接盘图形标准的通用要求中，可找到用于
设计不同连接盘图形的三层结构规则。
BGA的连接盘 可以是阻焊膜限定（SMD），即
阻焊膜覆盖到部分 连接盘；也可以是金属限
定（MD），即阻焊膜远离连接盘。以上两种方
法各有其优缺点，具体怎样选择通常取决于BGA
的节距（可能会影响连接盘尺寸）或者BGA的
尺寸大小（可能会影响器件质量）。因为MD阻
焊膜可避免焊球塌陷时出现应力裂纹的机会，
这些条
件有助于金属限定（MD）的热应力可靠
性。也因为SMD型阻焊膜帮助连接盘附着在层
压板上，这有助于阻焊膜限定（SMD）的机械
冲击可靠性。印制板制造商和组装厂必须要解
决连接盘尺寸问题、可兼容的表面处理问题、
阻焊膜的对准问题以及电气测试问题。但在选
择合适的焊料合金和焊膏性质、开发温度曲线
以及针对广泛多样的印制板和元器件类型开发
一致的工艺方面，组装厂有更多的挑战。
尽管电子工业界持续报道已开发出越来越多引
脚数的新器件，但业内运用得最多的元器件其
引脚数还是在16至64个输入/输出端（I/O，以
下用英文简称）的范围之内。超过50%的元器件
的引脚数都在此范围之内，同时只有5%的元器件
晶片连接
已知合格
的晶片
开始
金属线键合 模压装配
使用倒装芯片工艺
进行芯片连接
芯片底部填充
在BGA基板连
接盘上印刷助
焊剂或焊料
BGA基板连接
盘上置焊球
进行电
气测试
检查
包装
出货
BGA基板连接盘
上连接焊球的再流
IPC-7095c-3-1-cn
图3-1 BGA封装制造⼯艺
2013年1月 IPC-7095C-C
3
会超过208个I/Os，外围引线型封装和阵列型封
装的引线数量会有交叉。许多外围引线器件，
如存储器或者逻辑器件，已经被转换成了面阵列
封装形式，比如BGAs、密节距BGA或者其它类
似形式的底部端子元器件。（参见IPC-7093）
尽管高I/O数元器件在电子组件上的应用百分比
还很小，但它们在推动印制板和组装生产的工
业基础方面起了重要的作用。这些高I/
O数元器
件决定了裸板成像、蚀刻、测试以及表面处理
的工艺，它们确定用于制造的材料同时也以类
似的方式推动了组装工艺的改善。除了连接盘
设计，我们还需注意到BGA的内排引脚需要额
外的互连层。增加引脚（通孔）数会因为减少
布线通道使得层数增加，层数的增加代表着裸
板制造成本的增加。电子工业界已经运用通孔
组装技术，这种技术将元器件引线插入孔中而
在印制板的底部和镀覆孔中
形成焊接。表面贴
装技术（SMT）已经发展到绝大多数电子元器
件只有其表面贴装（SMT)的形式。
运用表面贴装技术SMT进行大规模产品制造需
要自动化设备。对于小规模生产，手工操作设备
或是单个贴片机可能是足够的。但大批量SMT
制造需要特别的焊膏沉积系统、多种贴片机组
合、在线的再流焊系统以及清洁系统。
表面贴装制造的核心是焊接前可将元器件放置
在印制板连接盘区域
的设备。不同于通孔元件
插件机，表面贴装设备通常能贴装许多不同类
型的元器件。随着设计密度的增加，演化出SMT
新封装类型。这方面的例子有许多，比如密节
距技术(FPT)、超密节距技术(UFPT)以及阵列
表面贴装(ASM)。后者涵盖了许多种类的球或
柱栅阵列、芯片尺寸封装(CSP)、密节距BGAs
(FBGA)以及倒装芯片应用(FC)。这些元器件
可由相应定位精度的机器贴装。
元器件复杂
度的增加是表面贴装技术的主要驱
动因素。为了减少元器件的封装尺寸，元器件
的引线间距已减少（如从1.27mm到0.65mm）。
在将来由于半导体集成度的进一步增加，所需
要的I/O端口数会超过196个，这会使得封装周
边的引线间距更小，如0.5mm、0.4mm、0.3mm
甚至0.25mm。但阵列封装已获得高I/O数器件的
青睐。早期封装形式为面阵列元器件的节距比
等效的外围引线器件的节距要大得多，然而，
如今已看到这种形式的节距配置正在减小。
1992年，球和柱栅阵列已有标准化，其节距为
1.5mm、1.27mm和1.0mm。密节距BGA阵列封装
指定的标准节距则为1.0mm、0.8mm、0.75mm、
0.65mm和0.5mm。目前有一些FBGA的节距已经
可减小至0.4mm，具有0.3mm乃至0.25mm节距
的未来元器件正在评估中。尽管IPC-7351中已有
BGA及其相关连接盘图形的标准配
置，为了提
升元器件在基板上的互连性能，一些元器件制
造商修改了标准配置。裁剪标准的几何图形尺
寸时，要核对制造商的技术规范以确定节距、
焊球尺寸以及焊球空缺位置（将焊球去除）等
精确特性是重要的。
有一个问题是介于1mm和0.5mm的引线节距是多
少？有人表示应采用60%规则，即焊球直径是节
距的60%。直径为0.5mm的焊球需要0.8mm的节
距，对于节距为0.65mm的FBGA所需的焊球直
径为0.4mm。另一方面，有人认为将FBGA焊球
直径标准化为0.3mm会更好。焊球尺寸的标准化
可以简化连接盘图形的研发，使互连基板上的
布线通道更一致，同时有助于标准化该器件I/O
的插座接触插针的互连设计。所有这些情况都
会受焊球直径和焊球节距所影响。采用标准化
的节距和焊球直径加上
移除不需要端子的能力
可使设计的一致性更好，如图3-2右侧所示。图
3-2左侧图示的阵列变化趋势促使要创造许多测
试插座。元器件I/O的互连会受焊球节距和焊球
直径的影响。由JEDEC(电子器件工程联合会)属
下的JC11委员会制订的焊球直径标准减轻了基
板设计的压力。阵列封装允许多种焊球布局，
如错列布局或空缺布局，为线
条走线提供了所
需的空间。采用通用基础的阵列节距，获得的
显著优点在于为元器件、插座、基板以及测试
系统等电子制造架构的所有要素提供了协调的
标准。（可见于图3-3）对于电子组装的元器件选
择，应尽量减少封装类型和引脚节距的差异。高
I/O端子数和密节距外围封装的组装问题已经引
起了封装类型和组装复杂性之间以及印制板互
连和表面特征之间关系的重
新思考。
使用这些极其复杂的元器件会涉及到印制板设
计以及组装问题。组装关注的是要连接所有引
线 到安装结构而 没 有 桥 连（短路）以及漏焊
IPC-7095C-C 2013年1月
4