【IPC-7095C】_BGA设计与组装工艺的实施_（IPC标准）.pdf - 第32页

行电气连接。基板上的导线通过镀覆通孔将信号由导线键合焊盘传递至基板底部的 BGA 焊球。按照引线键合工艺，芯片与键合区域通常采用密封保护，用封装材料顶部包封或对其进行模压成型。封装的另一种替代方法是组装后粘接一个预成型的上盖。在 BOC 或芯片正面向下结构中，芯片上的键合焊盘可布置于芯片周 …

也有进展，散热增强型塑料封装已经在业界被

广泛运用。散热增强型塑料封装的功率过去常

被限制在6-8W，而通过加上金属散热片，塑料

封装可以满足达到30W的运行功率。

4.1.6 空间基板空间限制是元器件尺寸减少

的重要推动力之一。表面贴装元器件已有广泛

的使用，这不仅因为其尺寸小，并且能在印制

板两面都能贴装。随着引线数量的增加，即便

是在表面贴装，导体与导体节距也必须减

小以

使封装尺寸保持在可生产的范围之内。

随着BGA封装的触点节距的减小，在给定面积

下安装更多元器件的机会相应增加。尽管现在

的印制板空间在单位面积内可以支持更多的功

能，但诸如密节距BGA等元器件互连时可能需

要更窄的导线和更密的导线间距。对于元器件

密度较高的组件，需要较多数量的导电层来保

持较小的印制板形状因数。

4.1.7 电性能电性能驱

动因素包括信号的完

整性、工作频率、功率以及引线数量。随着频率

的提高，改善阻抗控制的需求以及封装插入损

耗的最小化将是个问题。当进行阻抗控制时，

人们必须要考虑到防止/抑制反射的需要。如果

这些端子与临界信号的源点和／或负载点并联

连接，会使得功率消耗增加。即使其它条件相

同，高频运行本身会驱使

功率按频率的平方上

升。同样地，已增加对低功率半导体的研发以

试图减少复杂数字集成电路的平均功耗。幸运

的是，由于集成电路工艺已经相当成熟，每个

逻辑运算单元的功率会随着更小的器件外形尺

寸而减小。对于陶瓷封装的情况，即使随着高

速器件的键合连接盘的增加，也可利用内在的

高封装电容值以及运用封装内置的旁路电容，

使得电源和接地分布所需的引脚数量增长需求

保持最小。

4.1.8 机械性能 BGA组件对于由机械冲击、

振动和弯曲导致的其它失效模式的耐受性也应

被评估。IPC-9702、IPC-9703、IPC-9704、IPC-

9707以及IPC-9708中描述的程序为完成诸如机

械冲击和弯曲测试之类的评估提供了指南。由

这些暴露类型所引发的互连失效模式已超出焊

点失效模式

。通过机械试验观察到的另一个失

效模式为焊盘坑裂，具体表现为BGA焊盘下面

的印制电路板树脂层的断裂。这些裂纹开始于

BGA焊盘边缘，之后持续扩张穿过下面的树脂

层。该断裂模式会有许多种，可能是在铜焊盘

及其之下的树脂之间粘结失效，也可能是由树

脂层整体的断裂导致的粘合失效。

当连接BGA焊盘的线路断裂时会发生电气失

效。

取决于机械荷载的位置，导线断裂会发生在

BGA底部的焊盘坑裂扩张之前或之后。这种现

象会导致潜在缺陷的风险，产生长期可靠性问

题。焊盘坑裂最初可能出现于组装过程的机械操

作，但此时的测试并不能探测到电气失效。后续

的热-机械作用暴露可能会导致裂纹扩张贯穿导

体，在随后的现场运行中引发电气失效。即使线

路没有裂纹

，层压板裂纹也可能会使更多的湿

气进入，从而导致阳极导电丝的形成（CAF）。

4.2 BGA封装中的芯⽚安装 BGA中的芯片有

许多安装方式。根据芯片至焊球阵列信号传输

的介质的不同，有三种主要变化。这三种最基

本设计中，信号分别通过导线、导电材料（倒

装芯片）或导电带状引线传递。基板材质可以

是陶瓷或有机材料。封装的性质取决于基板材

料的性质及其尺寸参数。下文会对较为常用的

一种芯片到封装组装方法进行介绍。

4.2.1 ⾦属线键合 BGA金属线键合有两种主

要形式，它们分别为板上芯片直装（COB）－芯

片主表面背对基板，还有芯片上基板(BOC)－

芯片主表面向上正对基板。对于这两种结构，

芯片上的键合焊盘都布置在外围部分，键合线

通常从芯片的周围连接到围绕芯片的基板连接

盘上。

芯片可用导电或非导电的粘合剂与基板相连。

当芯片背

面需要电气连接时规定必须使用导电

粘合剂。但缺点是当封装内电路布线时，无法使

基板面积小于或等于芯片大小。如果芯片不需

要背面的电气连接，在基板上安装芯片时可以

使用非导电粘合剂进行连接。在这种情况下，

芯片下方的区域可以用作信号布线。

为芯片连接所选用的粘合剂要保证不能对线条

的机械完整性以及电气信号的完整性有负面影

响。按照芯片连接和粘合剂固化工艺，将芯片

与基板进行电气连接。芯片上的键合焊盘与

基

板上的键合焊盘通过金线（可行时或铝线）进

2013年1月 IPC-7095C-C

行电气连接。基板上的导线通过镀覆通孔将信

号由导线键合焊盘传递至基板底部的BGA焊

球。按照引线键合工艺，芯片与键合区域通常

采用密封保护，用封装材料顶部包封或对其进

行模压成型。封装的另一种替代方法是组装后

粘接一个预成型的上盖。

在BOC或芯片正面向下结构中，芯片上的键合

焊盘可布置于芯片周围或成一排或成多排的形

式布置于芯片中心。基板设计成一个窄槽以容

纳芯片一排或多排

的键合焊盘，用于将芯片连

接至基板上的粘合剂涂抹在键合焊盘的左侧和

右侧。粘合剂可以膏状或膜状的形式施加。芯

片的主表面或者说是电路面，面向下连接到基

板，该基板带有裸露键合焊盘的沟槽，典型的

如图4-2所示。

紧接着芯片连接和粘合剂固化，芯片上的键合

焊盘与基板上围绕沟槽的焊盘以金属线键合的

方式相连。在金属线键合之后，导线和裸露的芯

片表面被封装所保护

。值得注意的是此时需要

去除一行或几行网格阵列以容纳用于基板和芯

片之间键合的沟槽。同时也需注意的是金属线键

合是在芯片中央完成的，因此芯片周围并不需要

额外的外围区域用于芯片和基板的连接。图4-3

展示了模封BGA封装的顶部和底部。

4.2.2 倒装芯⽚倒装芯片（或芯片直连）消除

了金属线和芯片连接的需要。在这项设计中，

预凸型芯片的电路面倒置向下，此面上的连接

盘通

过焊料或者导电粘合剂与基板上的连接盘

相连。然而芯片键合焊盘并不会立即与焊料或

导电粘合剂连接工艺兼容。在芯片晶圆被分割

之前，带有焊料兼容合金成分的焊料凸点是最

常见的工艺之一。要选择焊接材料以及焊盘结

构凸点材料来优化电气和机械连接，如图4-4所

示。

导电粘合剂或聚合物连接也可被采用；然而，

芯片凸触点需要用“贵”金属合金以便与粘合

剂

中的导电合金颗粒相兼容。这种合金凸点或

焊球可以通过电镀或焊球键合工艺施加于芯片

键合焊盘。如果使用焊料或各向同性导电粘合

IPC-7095c-4-2-cn

图4-2 BOC BGA 结构

密封材料

焊球

聚酰亚胺薄膜

硅片

阻焊层

金属线键合

粘合剂

顶部

底部

IPC-7095c-4-3-cn

图4-3 BOC类BGA模封后的顶部

IPC-7095c-4-4-cn

图4-4 BGA基板上的倒装芯⽚（带凸点的芯⽚）

散热片

导热膏

倒装芯片焊球

封装基板

BGA焊球

线路板

底部填充

晶片

IPC-7095C-C 2013年1月

剂，芯片与基板的间隙需要用环氧树脂进行底

部填充以确保芯片与基板界面的机械完整性。

采用各向异性导电材料排除了增加底部填充的

需求。在基板与芯片相连接之后，芯片通常会

以灌封、涂覆或模封的方式进行保护。

4.3 标准化 BGA封装的标准化涉及到一系列

的物理变量，包括每个焊球的直径、焊球在元

器件外形内实际位置的定位精度。

4.3.1 BGA⾏业标准对于更

多封装变化的细

节，包括机械特征尺寸和允许的物理公差，可

参考如下JEDEC开发的BGA封装指南。

4.3.1.1 BGA封装 JEDEC 出版物JEP95，章节

4.14定义了球栅阵列和柱栅阵列封装系列。球栅

阵列（BGA）封装或者柱栅阵列（CGA）是节

距为1.50、1.27或1.00mm的底部分布有金属球或

圆柱的正方形或长方形封装，封装的本体有一

个带有金属化电路图形的绝缘结构。对

于封装

本体，半导体芯片安置在上面或下面。在绝缘

结构底部是金属化球/柱状阵列图形，这在封装

本体与配合特征（如印制板）之间形成机械或

电气连接。含有芯片一面可以用各种技术进行

密封以保护半导体。

4.3.1.2 密节距球栅阵列封装 JEDEC出版物

JEP95，章节4.5进行了如下定义：密节距球栅阵

列封装FBGA是节距减小（小于1.00mm）版本

的球栅阵列封装。封装载体有施加了绝缘结构

的金属化电路图形。一个

或多个半导体器件连

接于绝缘结构的顶面或底面。在绝缘结构的下

面是金属球图形，以形成从封装本体到印制电

路板接触点的机械或电气连接。含有芯片一面

可以用各种技术进行封装以保护半导体材料。

方形FBGA系列的标准允许三种可供选择的连接

节距：0.50、0.65以及0.80mm,同时也规定了四

种器件外形（高度）变化。已增加0.75mm触点

节距并被归纳入芯片级尺寸BGA（DSBGA）

封

装指南，因此对于芯片级尺寸器件系列共提供

了四种节距。

由元器件底座面至顶部测得的FBGA总外形高度

大于1.70mm。低外形密节距球栅阵列（LFBGA）

是FBGA外形高度降低后的版本。由元器件底

座面至其顶部测得的LFBGA的总外形高度不大

于1.2mm。薄外形密节距球栅阵列（TFBGA）是

FBGA外形高度降低后的版本，由元器件底座面

至其顶部测得的总外形高度不会超过1.00mm。

超薄外形密节距球栅阵列（VFBGA）是FBGA

外形高度降低后的版本，由元器件底座面至其

顶部测得的总外形高度小于

等于0.80mm。

当焊球触点中心间距或节距增加时，JEDEC对于

FBGA的设计指南中允许制造商选择增加焊

球直径（如表4-1所示）。JEDEC提供的FBGA和

FRBGA设计指南并不支持0.75mm的节距；然

而，业界已注册了一些与0.75mm节距不一致的

器件，这些并不是JEDEC封装。

选择使用较大的焊球尺寸以适应刚性中介基板

封装。较大直径的焊球可以在某种程度

上弥补

硅芯片和刚性印制电路板结构之间热膨胀系数

（CTE）宽幅不匹配。

4.3.1.3 密节距矩形 BGA封装 JEDEC出版物

JEP95，第4.6章定义了在封装底部有金属球阵列

的密节距矩形球栅阵列（FRBGA）。封装载体或

基板在绝缘结构单面或双面施加有矩形金属化

电路图形。按照JEP95，第4.5章的通用说法来表

述，FRBGA本体尺寸用D尺寸和E尺寸来定义。

D尺寸是平行于封装主轴所量出的尺寸，而E

尺

寸是平行于次轴所量出的尺寸。因此，对于矩

形封装，D尺寸的值会比E尺寸大。

4.3.1.4 芯⽚尺⼨BGA封装 JEDEC出版物JEP

95，第4.7章中定义了芯片级尺寸球栅阵列封装

（DSBGA）。芯片尺寸球栅阵列在封装底部有金

属化焊球阵列。封装的基板或载体在绝缘结构的

单面或者双面施加有方形或矩形金属化电路图

形。半导体芯片与绝缘结构的上表面相连接。

在绝缘结构的底部，金属化焊球阵列图形为封

装本体连接到下一级元件如

印制电路板提供了

表4-1 JEDEC标准JEP95-1/5

容许的焊球直径变化（FBGA）

焊球节距

球直径/mm

最⼩标称最⼤

0.50 0.25 0.30 0.35

0.65 0.25 0.30 0.35

0.65 0.35 0.40 0.45

0.80 0.25 0.30 0.35

0.80 0.35 0.40 0.45

0.80 0.45 0.50 0.55

2013年1月 IPC-7095C-C