【IPC-7095C】_BGA设计与组装工艺的实施_（IPC标准）.pdf - 第40页
能 只 可 布置 单 条 线 路。 这 个 因素 限 制 了单 金属 层用于 狭窄 的 低 I / O 数封 装 应用 。 4.4.6 多芯⽚封装 对 于高密度封 装技术来 说 ， 便 携 和 无线 电子 产品 代表了发 展 最 为 迅猛 的 领 域 。在电路 板制造 和 IC 封 装中， 将 最 为复杂电 子 功 能 压 缩 到一个 更 小 、 更 轻 的成 品 中的技术 仍 在持 续 发 展 。 可 携 带 和 手 持 式 是 电子…
艺之后，通常会在陶瓷中介基板和有机印制电
路板之间加入环氧树脂基底部填充材料。
4.4.4 陶瓷柱栅阵列 图4-10所示为典型柱状焊料
触点，通常用于大型陶瓷封装（32mm至45mm）。
这种封装与早期的针栅阵列类似但是触点节距
较小且引线也更为脆弱（柱状）。柱状触点的直
径大约为0.5mm,长度为1.25mm至2.0mm。柱状
引脚可通过共晶焊料（Sn63Pb37）连接到封装
或者用90%铅和10%锡的焊料铸造定位到封装。
较长的柱状引脚通常能吸收陶瓷封装和印制板
之间大量热膨胀不匹配从而提高焊点可靠性。
另一方面，较长的柱子可能会减弱电气性能并
增加总体封装高度轮廓。焊料柱不如焊球触点
牢固，操作时容易损坏。
4.4.5 载带球栅阵列 图4-11所示的载带（聚酰
亚胺膜）BGA可提供总体外形更低的封装。低
电介质
聚酰亚胺膜可提供一层或两层金属层以
便封装内电路的高密度布线。
对于图示典型的聚酰亚胺中介基板BGA，热膨
胀系数的不匹配并不是个问题，因为芯片连接粘
合剂和基板伸缩性会吸收封装结构中的应力。
载带BGA可用于倒装芯片、金属线键合或者引线
键合以实现芯片与基板的互连。单金属层载带
基板通常用于低成本和低引线数封装应用，双
金属层载带用于高引线数或性能驱动的应用。
例如，附加的铜层
能提供有效的接地回路以显
著降低电感量和开关噪声效应。接地层效应会
影响噪音降低的程度，而接地层内电流阱的数
量也会影响电感量的水平。图4-12中比较的双金
属层基板，不仅可提供较好的电气性能，也可
以显著改善封装内部电路布线能力。
单金属层材料的电路布线限制在焊球连接位置
之间狭窄的 介电间隙内。随着触点节距缩小至
0.5mm，触点外形之间的间距会减至75μm
，可
图4-10陶瓷基的柱栅阵列(CCGA)封装
IPC-7095c-4-11-cn
图4-11 聚酰亚胺薄膜基引线键合μBGA封装基板，提
供芯⽚焊盘与焊球触点之间的强耦合
边缘加固
焊球
密封材料
硅片
聚酰亚胺薄膜
镀金铜带
2013年1月 IPC-7095C-C
25
能只可布置单条线路。这个因素限制了单金属
层用于狭窄的低I/O数封装应用。
4.4.6 多芯⽚封装 对于高密度封装技术来说，
便携和无线电子产品代表了发展最为迅猛的领
域。在电路板制造和IC封装中，将最为复杂电
子功能压缩到一个更小、更轻的成品中的技术
仍在持续发展。
可携带和手持式是电子产品自然的目标。例如，
数码相机和便携式摄像机必须
考虑易用性、较
轻的重量以及性能。手机、传呼机、个人通信
装置、掌上电脑、工业和汽车电子、个人全球
定位系统、医疗和诊断产品，都是可行的更高
效设备小型化的代表。
存储器件如Flash、SRAM、SDRAM是最早面市
的 商 用产品类型以适应FBGA和CSP的大量需
要。然而，数字信号处理器、控制器、CPU和
任何专用集成电路器件也是多芯片封装的主要
候选对象。许多芯片封装适应简单的
导线键合
工艺而将芯片互连到基板。然后灌封或包覆芯
片和导线键合区域以提供单封装外形。导线键
合解决方案能配置两个或更多芯片的叠加，但
是随着每一芯片层的增加，封装高度会显著增
加。
将两个或多个IC封装于单个封装外形，在尺寸
功能比方面更有效并且可能增强性能。多芯片
封装可潜在地增加元器件密度并改善印制板上
元器件间的布线效率。某些
多芯片封装方法是
在单个基板上将一个芯片连接到另一个芯片的
上面，如图4-13所示。
以金字塔形叠加不同尺寸芯片是常见的，但是
当芯片尺寸相同时，各有源芯片间要加入隔离
片以消除键合线弧。
4.4.7 系统级封装（SiP） 厂商将大量相关功
能单元合并至单个封装外形中以便为额外功能
提供空间。尽管一些厂商选择研发多功能芯片
（片上系统），但这个选择对于
许多其它厂商来
说可能并不实际。由于开发带有混合功能能力
的定制芯片的时间跨度太长，大部分厂商发现
将已验证的芯片组合（叠加）在单个封装结构
内更为实际（见图4-14的芯片叠加示例）。
上图显示的八芯片配置包括两个1Gb的AD闪
存芯片，两个256Mb的SDRAM，两个256Mb的
OR闪存芯片，一个128Mb UtRAM以及一个64
IPC-7095c-4-12-cn
图4-12 单⾦属层载带基板与双⾦属层载带基板的封
装内部电路布线能⼒对⽐
单金属
层载带
双金属
层载带
IPC-7095c-4-13
图4-13 单封装芯⽚叠装 BGA
图4-14 定制⼋芯⽚（倒装芯⽚和⾦线键合）SiP组件
IPC-7095C-C 2013年1月
26
Mb UtRAM存储器的芯片。这是一个印象非常深
刻的芯片叠加应用。该公司作为大部分或所有
这种封装芯片的供应商，在封装成品上已取得
满意的良率。然而，由于制造工艺的变差以及
多种货源的芯片级别产品的潜在良率不同，对
某些器件来说，总封装级别的成本目标不是总
能达成的。为了保证未封装裸芯片的质量和可
靠性，在封装级组装前裸芯片必须通过一些电
性能测试挑选。ASIC、简单
逻辑电路、某些处
理器以及线性电路在某一时间段趋于稳定，然
而测试是保证其质量和可靠性的唯一方法。比
如，将逻辑和存储器整合在单一封装上，会造
成非常实际的问题。这两种功能的测试有本质
上的不同，且将会进一步损害用户使用此产品
时的信心。
4.4.8 3D折叠封装技术 存储器芯片，如Flash或
SRAM，有比较高的生产良率。虽然在组装操作
或搬运中会发生损伤，但整体
上存储器芯片的
封装工艺和测试有很高的合格率。挠性基板材
料可将几个芯片折叠并放置在单个FBGA封装外
形之内（此封装仅仅略大于芯片组中最大的一
个）。图4-15为常见的折叠挠性封装，将三个独
立的存储器芯片合并在单封装外形中。
4.4.9 焊球堆叠，封装叠装 尽管不限于存储
器封装，一个主要的应用是DDR-SDRAM 芯片
堆叠，它可使OEM和存储器模块制造商将存储
器板密度增加至当前
可用密度的八倍。将预先
测试的FBGA封装芯片堆叠是存储器的一种理想
应用。联接前对存储器的测试、挑选和分级可
保证最终器件配置提供其全部的潜在性能。图4-
16展示了将几个焊球堆叠封装为一个整体组件
的案例。
顺序堆叠预测试过的FBGA封装使元器件密度和
功能急剧增加。作为当前应用的一个实际例子，
要考虑在标准单面SO-DIMM（小外形双排直列
存储器模
组）上动态和潜在的存储容量，如图4-
17所示。
4.4.10 折叠和堆叠的封装组合 由于处理器和
ASIC晶圆制造良率不像存储器或低复杂度功能
的集成电路那样可预测，因此必须在封装组装
前对每一个芯片进行预测试。另外，将两种良
率差距较大的产品置于同一成品封装中风险是
非常大的。为了将风险最小化，顺序叠加多芯
片封装的理念变得很有吸引力。
由于将几个
功能组合在单个封装的最终目标仍
是可行的，在最终整合之前对单独器件进行组
装和测试是比较理想的。与合成良率和测试相
关的问题可以较容易地通过堆叠单个封装来解
决。一个例子是在两段格式存储功能模块中各
自封装和测试ASIC，典型地如同图4-18所示。
IPC-7095c-4-15
图4-15 折叠的多芯⽚BGA封装
图4-16 ⼋层焊球堆叠封装
图4-17 SO-DIMM存储卡组件
IPC-7095c-4-18
图4-18 折叠以及堆叠的多芯⽚BGA封装
2013年1月 IPC-7095C-C
27