Cadence_16.6高速电路板设计与仿真.pdf - 第75页

靠相 同 名称 的 页间 连 接符 进 行电 气 连接 。 如果 图 样够 大 ,平 坦 式电 路 也可 以 绘制 在 同一 张 电 路图 上 ,但 电 路图 结 构过 于 复杂 , 不易 理 解, 在 绘制 过 程中 也 容易 出 错。 采 用平 坦 式电 路 虽 然电 路 图不 在 一张 图 页上 , 但相 当 于在 同 一个 电 路图 的 文件 夹 中。 F l a t D e s i g n 即平坦 式 设计 , 在电 路 规模…

100%1 / 401
文件中。
CopyAllReferredFilesPresentOutofProjectFolder
件夹
单击 按钮完成存设
4.图文重命
在工管理中选 Design
Rename命名 Rename Rename
Schematic理图命名 话框如图 36,输新原图文的名
5.图页命名
在工 件, Design
Rename命名 Rename Rename
Page页重名)对话,如 37示,入新页名
36 RenameSchematic图重名)
对话
37 RenamePage图页命名
对话
注意不论理图否打,重名操都会即生
6.文件命名
工程 .opj只能另存件的式进 .dsn
式重名文,这才能工程件保联系否则程文就找到数库了
3.3 
在进电路理图计时鉴于些图过于杂,法在张图上完,于衍生
出两电路计方 坦式路、次式路) 解决种问
原理设计类如
进行单的路原图设 有单图样成的
平坦电路理图 由多图样接而的)
层次电路理图 多张样按定层关系成的
平坦电路各图间是右关、层式电各图间是下关
按照能分原理又可为一电路仿真路。
3.3.1 平坦电路
平坦电路相互行的路,空间构上在同个层上的路,是分在不
同的路图上,张图通过间连符连起来
平坦电路示不图页的电连接每张页上有页连接显示不同页依
36
靠相名称页间接符行电连接如果样够,平式电也可绘制同一
路图,但路图构过复杂不易解,绘制程中容易错。用平式电
然电图不一张页上但相于在一个路图文件中。
FlatDesign即平坦设计在电规模大时将图按功
在一图样上, OffPageConnector
表示
Capture中平坦电路构的点如
1.电路上都 OffPageConnector页间接器,表不同面电
接。同电上相名称 OffPageConnector页间接器 电学是相的。
2.式电之间同页都属同一次,当于 1路图件夹。如 38
所示3电路都位 1个文夹下
平坦电路空间构上是在一个次上电路只是个电在不的电图样
上,张电图之是通端口接器接起的。
38 坦式路图
3.3.2 层次
层次路是空间构上于不层次,一是先一张样上框图形式置顶
层电,在外的样上计每框图代表子原图。
如果路规过大采用面最的页图样容纳下整电路计,必须用平
坦式层次电路构。在以几种况下即使路的模不很大完全以放
一页样上也往采用坦式层次电路构。
1将一个复的电设计为几部分分配几个程技人员时进设计
2按功分,
设计
3采用的打输出备不持幅过大电路页面印。
4目前自上下的计策已成电路流,
路结一致因此于相复杂电路系统计,多采层次结构使用坦式
结构情况相对少。
对于次式路结,首在一图样用框的形设计体结,然在另一张
图样设计个子路框代表结构在实设计,下层次路还以包有子
框图按层关系
图,再含子电框图
层次电路的基结构
39示。
46
39 次式路结
在图 39每个 Schematic Page
相当一个据夹其中以只一张路图也可是几电路所拼而成平坦
路图
3.3.3 仿真
与普原理相比仿真理图以下点要
1调用的器必须 PSpice型,件本提供模型,库件存的路 X
CaptureLibrarypspice有器都提 PSpice模型可以接调
2使用自行建的件,须保
*
.olb
*
.lib
件属中必包含 PSpiceTemplate属性
3原理图中少必有一网络称为 0即接
4必须有激
Source SourceTM库中
5电源两端允许路,允许由电
组成割集在简回路可用容并一个电阻电感联一小电
6最好不要使用负电阻电容电感因为们容引起路不敛。
3.4 
不同原理类型用不的创方法下面单介原理的不创建法。
3.4.1 创建坦式
Capture Project来管相关件及性的新建 Project同时Capture会自动
建相的文,如 DSNOPJ等, Project
相同
1.工程
选择单栏 File
New Capture
56