積體電路邏輯測試機設計概述.pdf - 第15页
15 2.2 PCIe 介面上方塊 圖 . 圖 2.2 上圖為目前使用的 PCIe 卡，工作正常且穩性，其中 查線部份 8G SODIMM 的 Bus 未 debug ，可以隨時加入，再 Layout 一版即可 上圖 FPGA(A2) 的外部接線如下是固定的 ． TX 、 RXBUS ， Working frequenc y 200MHZ ． 8G SODIMM(DDR3) 介面 ． THC28bits TX/RX LVOS BUS ．…
14
PCIe 介面是放在 PC 機殼內的 Add on Card
15
2.2 PCIe 介面上方塊圖.圖 2.2
上圖為目前使用的 PCIe 卡，工作正常且穩性，其中查線部份 8G SODIMM
的 Bus 未 debug，可以隨時加入，再 Layout 一版即可
上圖 FPGA(A2)的外部接線如下是固定的
．TX、RXBUS，Working frequency 200MHZ
．8G SODIMM(DDR3)介面
．THC28bits TX/RX LVOS BUS
．HS48bits TX/RX LVPS BVS
．Probe/handle interface(TTL)
．Config interface
圖 2.2 的 A1 是 PCIe BUS to Local BUS 的轉換介面驅動圖中的 A4 config
電路，用以控制 FPGA。
PC 開機以後 A2 是空白的，未經設定，由 PC 來重新設定 A2 的功能，開機
之中也可以重新 Reload A2 的 FPGA。目前 PCIe 卡正常工作，其工作效
率還有改善空間，現在使用的是 PCIe Gen1 可以加以改良成 PCIe Gen2
或 Gen3，PCIe Gen1：2..5Gbps/per Lane， Gen2：5.0 Gbps/per Lane，
Gen3：10 Gbps/per Lane，若重新 Layout 可是當時的材料而適度的 up
Date，PCIe 的外部連接如 A1、A2、A3、A4 的角色亦無變動，外表看起
來都一樣，可以從 PCIe Gen1 提升到 PCIe Gen2
16
2.3 A2 內部方塊圖，圖 2.3
如圖 2.3 中所達的原來 PCIe 卡只是個介面卡而已，不是這麼複雜，
因緣際會的結果變成如此複雜，其中 Quickly Compiler unit 及
High speed Download unit 是較晚加入的單元，其功能如下
Quickly Compiler unit
．本來 Compiler 一事，大都為軟體在做，在事卻以硬體表達，目的
就是要加速，我們可以如此看