積體電路邏輯測試機設計概述.pdf - 第18页
18 如下 ． D ut pattern size= DUT pattern size ． T est pin Assignme nt easy ． D own speed is ver y fast ．省磁碟儲存空間 如左圖可以知曉 DUT pi n1 連接到 TP1 、 TP33 、 TP65 、 TPP5 、 、 、 、 、 TP281 共 32Pin 其 Pattern 資料都是相同的，因此 最簡單的思維事做一 硬體連接，可惜不…
17
圖 2.4
只要一大串的資料加入，就有一大串的資料出去，Compiler 以
硬體來做軟體只要崇檔俺中讀取資料投入，再從輸出端讀取資料即可，
Coupler 的運算由硬體(或者是說軟體來做)，保證速度快很很多倍，
資料愈大愈划算。
而 Quickly Compiler unit 可依不同的需求而重新載入，效率好換就
看軟體做的如何。以目前來看 Quickly Compiler 事編譯 Sancode
的 pattern 我們可以很輕鬆的完成 Burn in 的編譯器。
上圖很簡單只用輸入輸出來表達其實很複雜，大家可以想想看
如何用電路做 compiler？
2.4 Download unit
．難度也是很高
．假如待測 IC 有 32pin，Tester 有 256pin，目標一次最多可測 8 顆，
以往的做法是要將測試的每一根角都要有資料填入才可
上圖左邊表待測物的 IC 只有 32pin，右邊表一次要測 32 顆所以要將所有
的 pattem 全部展開，
如此一來 Tester 的 pattern 大小是原來 32 倍大(Tester 的 pin 事可任
意分派，所以每一支腳一定要獨立)，如此一來看是必然，Sancode 的 High
speed Download wait，就大大縮減 Tester Pattern 的大小，其優勢
18
如下
．Dut pattern size=DUT pattern size
．Test pin Assignment easy
．Down speed is very fast
．省磁碟儲存空間
如左圖可以知曉 DUT pin1 連接到 TP1、TP33、TP65、TPP5、、、、、
TP281 共 32Pin 其 Pattern 資料都是相同的，因此最簡單的思維事做一
硬體連接，可惜不能如此做，DUT Pin1 連到任一腳是由使用者來結定，
設計者必須提供一個可程式化的環境讓使用者可輕鬆使用，列如 DUT Pin1
connected to TP2、TP3、TP35、TP37、、、、、任何一隻腳，即使連
接 TP12、TP512 亦可，那麼硬體如何做(或者說軟體如何做)想想吧！
Sancode Test 已經上現在使用了，其 Download 的 speed 是快原來的百
倍，視 pattern 長短而定愈長愈有利於該項功能。
DUT 的 Pin 腳多少都是有可能 8Pin、10Pin、32Pin、65Pin、128Pin 若
測試機是 512 若測試機是 512Pin，他的連接是什麼樣的狀況都可能。
19
若接法如上圖，硬幹 FPGA 有在多的資源也不夠分派，所以是不可能的，
但我們用一各不算太簡單的演譯法轉成硬體(軟體)就能解決了。
2.5 Function 的重置
如圖 5.3 有和 I/O 有關的 block 是不被改變的，若要改變只是調整內部
的效率，算局部改變，如 DRAM Interface，其經過 I/O 連接到 SO DIMM
nodule，除非不再使用 DRAM 否則 DRAM interface Block 事都存在的。
TX cladode unit，input FIFO Group，output FIFO Group，Direct
TX/RX，probe/handle，THC 28bits LVOS TX Buff Hs48bits TX LVDS
Buffer，這些 Module Block 和 I/O 有關都是固定的。
Quickly Compiler unit & High speed Download 和 I/O 基本上沒相
關，我是可以置換的(Load 不同的軟體)
圖 2.2