ASM Broschüre ASM Backend DE_V2.pdf - 第6页

Chip Placement Encapsulation Stencil Printing 2 1 3 Einzigartig: SIPLACE CA kombiniert Bare Chip und SMT Placement Sie kombinieren in der Modul- oder Em- bedded-Fertigung die Bestückung von Bare Dies mit der Bestückung k…

100%1 / 16
Stencil Printing
Ball Drop Singulation
WLP Inspection,
Test & Packing
4
5
6
Unsere neueste und leistungsstärkste
Chip-Placement-Lösung ist Nucleus. Die-
ser Alleskönner lässt praktisch keine Wün-
sche off en, unterstützt eine Vielzahl von
spezi schen WLP/PLP-Prozessen.
So lassen sich sowohl bis zu 12" große
Wafer wie auch Panels mit Seitenlängen
bis zu 330 mm × 330 mm als Träger für das
automatisierte Multi-Die Bonding nutzen.
Das hochpräzise Bonden mit einer Ge-
nauigkeit bis zu ±2,5 µm @ 3 Sigma kann
e zient und global für den gesamten Trä-
ger oder jeweils lokal ausgerichtet werden.
Ein weiterer Pluspunkt: Nucleus unter-
stützt Die-up- und Die-down-Prozesse.
Über zahlreiche Zusatzoptionen setzt
Nucleus neue Maßstäbe bei Wirtschaft-
lichkeit und Prozesssicherheit in der Seri-
enfertigung.
Nucleus
Die ultraflexible
High-End-Lösung
Hochpräzises Chip-Placement-System
für C2W, FOWLP, PLP und Active
Embedding:
Flip-Chip mit lokaler Ausrichtung
(UPH 5.000 bei ±2,5 µm @ 3 Sigma)
oder
Globale Ausrichtung: (UPH 6.000
bei ±3,5 µm @ 3 Sigma)
Volle Flexibilität bei den
Fertigungskapazitäten:
Anpassbar für Die-Attach- und Flip-
Chip-Prozesse
Lokale und globale Ausrichtung
Inkl. Flux Dipping
Bonding mit hoher Bond-Kraft auch
bei hohen Temperaturen
Automatischer Werkzeugwechsler für
die Aufnahme verschiedener Chips
Flexibel und präzise:
Unsere vielseitige High-End-Lösung Nucleus
5
Chip Placement Encapsulation Stencil Printing
2
1
3
Einzigartig:
SIPLACE CA kombiniert Bare Chip und SMT Placement
Sie kombinieren in der Modul- oder Em-
bedded-Fertigung die Bestückung von
Bare Dies mit der Bestückung klassischer
SMT-Komponenten? Oder noch einfacher:
Sie suchen eine universelle Maschine, die
Sie sowohl in der Bestückung großer Trä-
ger für Panel Level Packaging als auch in
der klassischen SMT-Bestückung einset-
zen können? Bisher waren dies getrennte
Prozesse. Und jetzt?
Als erster Hersteller kann Ihnen ASM
mehr bieten: SIPLACE CA. Diese einzig-
artig innovative Lösung hebt die Grenzen
zwischen Halbleiter-Backend- und SMT-
Fertigung auf. Erstmals können Sie beide
Prozesse auf einer einzigen Maschine
fahren – auch gleichzeitig. Das erhöht die
E zienz, reduziert die Anzahl der notwen-
digen Prozessschritte und bringt Sie als
Fertiger ganz nach vorn.
6
Stencil Printing
Ball Drop Singulation
WLP Inspection,
Test & Packing
4
5
6
Bestückter 300-mm-Carrier für Wafer-Level-Fan-out-Prozess
SIPLACE CA
Die Brücke zwischen Chip Assembly
und SMT-Prozessen
Verarbeitung großer Panels (650 mm × 700 mm) mit
höchster Geschwindigkeit
In einer Maschine SMT-Bauteile und Dies von
Wafern handhaben: perfekt für die SiP-Fertigung
(System-in-Package)
Höchste Bestückgenauigkeit: Bei Panelgrößen bis
330 mm × 330 mm mit ±10 µm @ 3 Sigma, auf
großen Panels mit ±15 µm @ 3 Sigma
BE/h bis zu 100 000 für SMT, bis zu 42 000 Flip
Chips vom Wafer und bis zu 28 000 für Die Attach
vom Wafer
Gleichbleibend hohe Bestückleistung für SMT-
Komponenten von 0201 bis 27 mm × 27 mm
Über  exible Wafer-Module können Sie
der SIPLACE CA Dies im Die-Attach- oder
Flip-Chip-Prozess direkt aus dem Wafer
zuführen und dann über deren Bestück-
köpfe präzise und extrem schnell auf
Panels übertragen. Dank des  exiblen
Transports können Sie in der SIPLACE CA
Substrate mit Größen von bis zu 650 mm
× 700 mm nutzen – für maximale E zienz.
Doch das ist nicht die einzige Stärke der
SIPLACE CA: Gleichzeitig lässt sich aus
Gurten und Förderern die ganze Vielfalt
klassischer SMT-Bauelemente zuführen –
auch dies in atemberaubender Geschwin-
digkeit. Das Ergebnis: Mit den vier
SIPLACE SpeedStar-Bestückköpfen
verarbeitet SIPLACE CA bis zu 100 000
SMT-Bauteile, 42 000 Flip Chips oder bis
zu 28 000 Die-Attach-Komponenten pro
Stunde.
Mit der SIPLACE CA bietet ASM eine welt-
weit einzigartige Lösung, die Ihnen ganz
neue Möglichkeiten im Fan-out
Wafer Level Packaging, bei SiP-Pro-
zessen und in der Submodulfertigung
eröff net. Je nach Bedarf arbeitet sie mit
maximaler Geschwindigkeit ausschließlich
für die Rekon guration von Bare Dies oder
Flip Chips, nur für die Modulbestückung
mit SMT-Bauteilen oder sie kombiniert
beide Prozesse.
7