積體電路邏輯測試機設計概述.pdf

1 100 mh z Logical Tester Design Over View 一 . PC inter face evolution ( 一 ) 傳統到現在 I/O 控制信號的差異 1. 傳統的在 I/O 控制信號是用 TTL 的準位，信號大致分為 Address Bus ， Dat a Bus ， WR ， RD 等，是為 Local Bus 的方式進行控制行為或是讀寫 R egisters ，或是設定其它的元件， 這種半雙工…

100%1 / 20
1
100 mhz Logical Tester Design Over View
一 . PC interface evolution
(一) 傳統到現在 I/O 控制信號的差異
1. 傳統的在 I/O 控制信號是用 TTL 的準位，信號大致分為
Address Bus， Data Bus ， WR ， RD 等，是為 Local Bus
的方式進行控制行為或是讀寫 Registers ，或是設定其它的元件，
這種半雙工方式行之已久，也相當穩定，信號線長度也可以很長。
表 1.1
傳統的 Local Bus 其優點如下
1
TTL 準位抗 Noise 的能力強。
2
使用了很久所有文件或是線路取得容易。
3
長距離控制或通訊(4.0Meter 以上)穩定。
4
半雙工方式原理簡單易懂。
表 1.2
傳統的 Local Bus 其缺點如下
1
Read or Write Cycle 時間過長，每個 Cycle 要到 1us 以上，
Read /Write Pulse 至少都要 600ns 以上，若是要更快則需比較
特殊的處理，比較為麻煩。
2
TTL 是 5 Voltage Level 很大在信號轉換的時候雜訊很大，若
壓縮 Cycle Time 則 Noise 更不好處理。
3
Read 、 Write Pulse 到了 600ns 幾乎已是極限，若要再快也
很難，已不合適設巨量資料(Big Data)的傳輸需求。
4
半雙工控制，Data Bus 是雙向傳輸，一樣在降低 Cycle Time
時 Noise 也不好處理。
5
線過多 Address 16 Pin(Only 64K) or More
Data Bus 16 Pin or More
Write 1 Pin or 2 Pin
Real 1 Pin or 2 Pin
I/O Sel 1 Pin
Total:37 Pin 再加上地線所需的 Pin 很多
2
圖 1.1 Local Bus 示意圖
圖 1.2 Local Bus Timing
3
(二) 資料鍊(Data Linker) 或稱資料流(Data Stream)的 I/O 控制
Data Linker 資料鍊或稱資料流的 I/O 控制方式，是採全雙功方式
運作，資料準位採用 LVDS or CML 方式訊號，振幅 100mv，目前 LVDS
可連 1GHZ 左右，而 CML 則更高，此 BUS 方式非直接的控制而是採用
壓縮方式來進行，目前曾經使用的頻率的 800MHZ 壓縮 8 倍，實際上
的 Data Rate，可連 100Mhz(10ns)與傳統介面比起來要快很多。
其優點如下：
表 1.3 Data Linker 資料鍊 I/O Control 其優點
1
Data Rate 可達 100MHZ 甚至更高。
2
可以用 Burst Read or Burst Write 方式進行大筆資料的
傳送，例如對 Dram 的 Read /Write 資料量很大，以
Local Bus 方式進行時間過長，難以降低，
使用 Data Linker 的方式，BUS 速度快很多。
3
全雙工 Read(Rx) 、 Write(Tx)是不同的通道，
如同 PCIe 一般相異是於 Local Bus 的 Read /Write 方式。
4
Data Linker 的 Bus 結構，是設備控制進入 Big Data
時代必需的選擇，以資料量來講， Data Linker 所取得的
資料量大大於 Local Bus(快 300 倍以上)。
5
以壓縮模式傳達資料將 Pin Count 大大的降低，減少了
實體連接的點數，以 THC_BUS 而言 28Bit Bus 寬度只要
4+1 對線(5 Lanes)計 10 條線即可， Layout 而言比
Local Bus 簡單多了。