積體電路邏輯測試機設計概述.pdf - 第20页
20 假若如上圖五種 Module 互換， Sancode 要用則 P CIe Card 換成 ﹟ M1 module ， 若要做數值分析則用 ﹟ M2 ， 若要資料排序則 換成 ﹟ M3 等等， 各種 module 可再 繼續發展下去 、 、 、 M4 、 M5 、 、 、 以減輕 CPU 的負擔為 目標。 其實當年前的設計 PCIe Card ，並未想到如此 強大的功能， 當年會有這種架構主要是想在 P CIe card 上做一組 …
18
如下
．Dut pattern size=DUT pattern size
．Test pin Assignment easy
．Down speed is very fast
．省磁碟儲存空間
如左圖可以知曉 DUT pin1 連接到 TP1、TP33、TP65、TPP5、、、、、
TP281 共 32Pin 其 Pattern 資料都是相同的，因此最簡單的思維事做一
硬體連接，可惜不能如此做，DUT Pin1 連到任一腳是由使用者來結定，
設計者必須提供一個可程式化的環境讓使用者可輕鬆使用，列如 DUT Pin1
connected to TP2、TP3、TP35、TP37、、、、、任何一隻腳，即使連
接 TP12、TP512 亦可，那麼硬體如何做(或者說軟體如何做)想想吧！
Sancode Test 已經上現在使用了，其 Download 的 speed 是快原來的百
倍，視 pattern 長短而定愈長愈有利於該項功能。
DUT 的 Pin 腳多少都是有可能 8Pin、10Pin、32Pin、65Pin、128Pin 若
測試機是 512 若測試機是 512Pin，他的連接是什麼樣的狀況都可能。
19
若接法如上圖，硬幹 FPGA 有在多的資源也不夠分派，所以是不可能的，
但我們用一各不算太簡單的演譯法轉成硬體(軟體)就能解決了。
2.5 Function 的重置
如圖 5.3 有和 I/O 有關的 block 是不被改變的，若要改變只是調整內部
的效率，算局部改變，如 DRAM Interface，其經過 I/O 連接到 SO DIMM
nodule，除非不再使用 DRAM 否則 DRAM interface Block 事都存在的。
TX cladode unit，input FIFO Group，output FIFO Group，Direct
TX/RX，probe/handle，THC 28bits LVOS TX Buff Hs48bits TX LVDS
Buffer，這些 Module Block 和 I/O 有關都是固定的。
Quickly Compiler unit & High speed Download 和 I/O 基本上沒相
關，我是可以置換的(Load 不同的軟體)
圖 2.2
20
假若如上圖五種 Module 互換，Sancode 要用則 PCIe Card 換成 ﹟
M1 module，若要做數值分析則用 ﹟M2，若要資料排序則換成 ﹟M3等等，
各種 module 可再繼續發展下去、、、M4、M5、、、以減輕 CPU 的負擔為
目標。
其實當年前的設計 PCIe Card，並未想到如此強大的功能，
當年會有這種架構主要是想在 PCIe card 上做一組 RAM DISK 以
加速 Compiler，後因工程師 debug 力有未待才將 SO DIMM 取消，
若今要有其他的應用 PCIe Card 重新 Layout 即可，Quick Compile
和 High speed Download function 實因應用工程師說 Compile
時間太長，Download 時間太長個在此激發上才想到用此方法。
以達快速功能但對測試機而言，依然是充要條件的加強並非必要條件，
在何設備上此功能為必要條件，思索中後述。