2RGTTA000111.pdf - 第51页
４ ９ ０ １ ４ ９ ０ ２ ４ ９ ０ ３ ４ ９ ０ ４ ４ ９ ０ ５ ４ ９ ０ ６ ４ ９ ０ ７ ４ ９ ０ ８ ４ ９ ０ ９ ４ ９ １ ０ ４ ９ １ １ ４ ９ １ ２ ４ ９ １ ３ ４ ９ １ ４ ４ ９ １ ５ ４ ９ １ ６ ４ ９ １ ７ ４ ９ １ ８ ４ ９ １ ９ ４ ９ ２ ０ ４ ９ ２ １ ４ ９ ２ ２ ４ ９ ２ ３ ４ ９ ２ ４ ４ ９ ２ ５ ４ ９ ２ ６ ４ ９ ２ ７ ４ ９ …
４８ ０１
４８ ０２
４８ ０３
４８ ０４
４８ ０５
４８ ０６
４８ ０７
４８ ０８
４８ ０９
４８ １０
４８ １１
４８ １２
４８ １３
４８ １４
４８ １５
４８ １ ６
４８ １ ７
４８ １ ８
４８ １ ９
４８ ２ ０
４８ ２ １
４８ ２ ２
４８ ２ ３
４８ ２ ４
４８ ２ ５
４８ ２ ６
４８ ２ ７
４８ ２ ８
４８ ２ ９
ＮＡＭＥ ＰＡＧＥ
電気回路線図
CIRCUIT DIAGRAM
５２
４８
ＴＩＴＬＥ ＴＹＰＥ
本機間Ｉ／Ｆ制御回路
MODULE I/F CONTROL CIRCUIT
ＴＡＲＹ-ＬＴ２
ＤＲＡＷＩＮＧ Ｎｏ.
５
７
Ｔ８
2RGTTA000204
４８ ３ ０
FUJI SECRET
Ｉ
Ｏ
OUT3C
Ｉ
Ｏ
OUT3D
Ｉ
Ｏ
OUT3E
Ｉ
Ｏ
OUT3F
ＣＮ５
－２５
－２６
－２７
－２８
デバイスパレット基板
ＤＥＶＩＣＥ ＰＡＬＬＥＴ ＰＣＢ
上マガジン完了
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１
下マガジン完了
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ２
単独完了
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ３
上マガジン異常
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ４
（Ｔ１ＩＯ２）
ＯＵＴ３Ｃ
－２３
ＯＵＴ３Ｄ
－４８
ＯＵＴ３Ｅ
－２４
ＯＵＴ３Ｆ
－４９
＋２４ＶＣ
＋２４ＶＣ
－１９
－２０
ＧＣ
－２３
ＧＣ
－２４
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＧＣ
（Ｔ１ＰＣＢ２）
ＣＮ１
－１５
－２２
－４０
－４７
－３９
－４６
＋２４ＶＣ
＋２４ＶＣ
－２１
－２２
４９ ０１
４９ ０２
４９ ０３
４９ ０４
４９ ０５
４９ ０６
４９ ０７
４９ ０８
４９ ０９
４９ １０
４９ １１
４９ １２
４９ １３
４９ １４
４９ １５
４９ １ ６
４９ １ ７
４９ １ ８
４９ １ ９
４９ ２ ０
４９ ２ １
４９ ２ ２
４９ ２ ３
４９ ２ ４
４９ ２ ５
４９ ２ ６
４９ ２ ７
４９ ２ ８
４９ ２ ９
ＮＡＭＥ ＰＡＧＥ
電気回路線図
CIRCUIT DIAGRAM
５２
４９
ＴＩＴＬＥ ＴＹＰＥ
本機間Ｉ／Ｆ制御回路
MODULE I/F CONTROL CIRCUIT
ＴＡＲＹ-ＬＴ２
ＤＲＡＷＩＮＧ Ｎｏ.
６
７
Ｔ８
2RGTTA000204
４９ ３ ０
FUJI SECRET
Ｉ
Ｏ
OUT44
Ｉ
Ｏ
OUT45
Ｉ
Ｏ
OUT46
Ｉ
Ｏ
OUT47
Ｉ
Ｏ
OUT40
Ｉ
Ｏ
OUT41
Ｉ
Ｏ
OUT42
Ｉ
Ｏ
OUT43
デバイスパレット基板
ＤＥＶＩＣＥ ＰＡＬＬＥＴ ＰＣＢ
ＣＮ４
予備
－２９
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ９
予備
－３０
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１０
予備
－３１
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１１
予備
－３２
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１２
（Ｔ１ＩＯ２）
ＯＵＴ４４
－１６
ＯＵＴ４５
－４１
ＯＵＴ４６
－１７
ＯＵＴ４７
－４２
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＧＣ
（Ｔ１ＰＣＢ２）
ＣＮ２
デバイスパレット基板
（Ｔ１ＰＣＢ２）
ＤＥＶＩＣＥ ＰＡＬＬＥＴ ＰＣＢ
（Ｔ１ＩＯ２）
ＶＣＣ
ＣＮ２ ＣＮ４
ＰＣ
ＯＵＴ４０
Ｒ
下マガジン異常
－１２ －２５
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ５
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
ＯＵＴ４１
Ｒ
単独異常
－３７ －２６
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ６
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
ＯＵＴ４２
Ｒ
上マガジン扉閉
－１３ －２７
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ７
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
ＯＵＴ４３
Ｒ
下マガジン扉閉
－３８ －２８
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ８
Ｒ
Ｒ
ＰＬ
ＧＣ
＋２４ＶＣ
－１５ －１９
＋２４ＶＣ
－２２ －２０
＋２４ＶＣ
－４０
＋２４ＶＣ
－４７
ＧＣ
－３９ －２３
ＧＣ
－４６ －２４
－２１
－２２
５０ ０１
５０ ０２
５０ ０３
５０ ０４
５０ ０５
５０ ０６
５０ ０７
５０ ０８
５０ ０９
５０ １０
５０ １１
５０ １２
５０ １３
５０ １４
５０ １５
５０ １ ６
５０ １ ７
５０ １ ８
５０ １ ９
５０ ２ ０
５０ ２ １
５０ ２ ２
５０ ２ ３
５０ ２ ４
５０ ２ ５
５０ ２ ６
５０ ２ ７
５０ ２ ８
５０ ２ ９
ＮＡＭＥ ＰＡＧＥ
電気回路線図
CIRCUIT DIAGRAM
５２
５０
ＴＩＴＬＥ ＴＹＰＥ
本機間Ｉ／Ｆ制御回路
MODULE I/F CONTROL CIRCUIT
ＴＡＲＹ-ＬＴ２
ＤＲＡＷＩＮＧ Ｎｏ.
７
７
Ｔ８
2RGTTA000204
５０ ３ ０
FUJI SECRET
Ｉ
Ｏ
OUT4C
Ｉ
Ｏ
OUT4D
Ｉ
Ｏ
OUT4E
Ｉ
Ｏ
OUT4F
Ｉ
Ｏ
OUT48
Ｉ
Ｏ
OUT49
Ｉ
Ｏ
OUT4A
Ｉ
Ｏ
OUT4B
デバイスパレット基板
ＤＥＶＩＣＥ ＰＡＬＬＥＴ ＰＣＢ
ＣＮ４
通信コマンド発行許可
－３７
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１７
イベント発生確認要求
－３８
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１８
部品廃棄ＢＯＸ着座確認
－３９
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１９
予備
－４０
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ２０
（Ｔ１ＩＯ２）
ＯＵＴ４Ｃ
－２３
ＯＵＴ４Ｄ
－４８
ＯＵＴ４Ｅ
－２４
ＯＵＴ４Ｆ
－４９
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
Ｒ
Ｒ
Ｒ
ＰＬ
ＧＣ
（Ｔ１ＰＣＢ２）
ＣＮ２
デバイスパレット基板
（Ｔ１ＰＣＢ２）
ＤＥＶＩＣＥ ＰＡＬＬＥＴ ＰＣＢ
（Ｔ１ＩＯ２）
ＶＣＣ
ＣＮ２ ＣＮ４
ＰＣ
ＯＵＴ４８
Ｒ
予備
－１９ －３３
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１３
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
ＯＵＴ４９
Ｒ
フィーダ浮上り検知
－４４ －３４
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１４
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
ＯＵＴ４Ａ
Ｒ
予備
－２０ －３５
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１５
Ｒ
Ｒ
ＰＬ
ＶＣＣ
ＰＣ
ＯＵＴ４Ｂ
Ｒ
予備
－４５ －３６
Ｍ／Ｃ Ｉ／Ｆ ＯＵＴＰＵＴ１６
Ｒ
Ｒ
ＰＬ
ＧＣ