【IPC-7095C】_BGA设计与组装工艺的实施_（IPC标准）.pdf - 第20页
装 或 专 用模块封 装（ ASMP ）作为 替 代方 案 。 高 性 能 BGA 的 I / O 信 号 端口 数 大 致 为普通 手 持 设备 所 需 BGA 的 2.5 倍 。 互 连 密度 的要求与 每 个 封 装 的信 号 端口 数 成 正比 ， 同时与 相 邻 封 装间中心 至 中心 的 节距 成 反 比 。 I / O 信 号 端口 数 从 500 变 化 到 1300 有 2.5 倍 的 增加 ，在 封 装间 距相 同的…
（开路）。而设计的着眼点放在使各引线能够正
确互连以及布线有充足的空间。
3.1.2 技术⽐较 在有机载体封装上进行单个
芯片安装的原理也可以运用到一起连接几个芯
片的 情 况。这项技术被称为层压多芯片模块
（MCM-L）或多芯片封装(MCP)，也可用新名
称赋予复杂模块组件为多器件子组件(MDS)。
从正研发的所有变化看，采用面阵列形式是一
个占主导地位的条件。因此，焊球
尺寸和节距
会继续成为单个元器件或含有多个芯片的元器
件的工艺主导因素。表3-1表明了一些案例，试
图对多芯片模块单元（多于一个芯片）作出定
义，图3-4则是一个运用面阵列概念进行互连的
产品案例。
其它可能的描述属性包括基板技术（例：-C代
表陶瓷，- L代表层压板，- D代表沉积，- W代表
晶圆，- S代表硅）和互连技术（例：-WB代表金
属线键合，-FC代表倒装芯片，-
MX代表混装）。
微处理器通常有40%-60%的I/O端口专门用作电
源和接地。举例来说，I/O端口总数在1300-1400
的封装，其中的信号端口数在600至700之间。
专用集成电路（ASICS） 可能会有不同的I/O端
口分配方式。
I/O 端口的信号 出 线 并与其它高I/O数封装互
连，也将需要高密度互连技术（HDI）。随着芯片
I/O端口数进
一步的增加，单个芯片的尺寸可能
会大到超出可接受范围，此时就需要对封装的
整体方案做重新评估，包括考虑多芯片模块封
图3-2 ⾯阵I/O位置对⽐
151413121110987654321
26 24 22 20 18 16 14 12 10 8 6 4 2
25 23 21 19 17 15 13 11 9 7 5 3 1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
AA
AB
AC
AD
AE
AF
P
P
P
P
#1引脚角 #1引脚角
A
B
C
D
E
F
G
H
J
K
L
M
N
O
P
IPC-7095c-3-3-cn
图3-3 ⾯阵I/O位置图形
2013年1月 IPC-7095C-C
5
装或专用模块封装（ASMP）作为替代方案。高
性能BGA的I/O信号端口数大致为普通手持设备
所需BGA的2.5倍。互连密度的要求与每个封装
的信号端口数成正比，同时与相邻封装间中心至
中心的节距成反比。I/O信号端口数从500变化
到1300有2.5倍的增加，在 封装间距相同的情况
下，要求印制板布线密度也有2.5倍的增加，层
间通孔或镀
覆孔（PTHS）密度也会成比例的增
加。因此有可能需要减少镀覆孔/通孔的节距，
同时增加印制板上的信号层数。
随着越来越多定制电路芯片的出现以及元器件
封装尺寸的增加，印制板设计需要改变。更多的
I/O端口数会需要多层或者高密度互连（微导通
孔）设计，以支持所需的布线以及提供从阵列
器件的内部连接图形到印制板之间的走线。印
制板的两面都需要
按设计安装所有元器件，这
也会增加对印制板功耗处理的需求。
如不增加印制板复杂度及为此带来的成本，使用
高I/O数端口的器件如BGA以及密节距FBGA会
给信号、电源以及接地I/O焊料球所有需连接至
印制板的布线产生挑战。考虑周到的封装引脚
分配和封装布局（包括节距、焊球尺寸、焊球
数目和焊球缺失）会大大便于电路板布线。
假设引线布局适当、出线设计仔
细，即使对于
焊球数目较高的BGA而言，双层互连信号设计
对于BGA封装的出线是充足的。表3-2表示双层
电路中可能出线数与阵列尺寸以及连接盘/导通
孔间导线数目的关系。需要指出的是，当I/O数
增加时，出线能力会随之下降，因此需要更多的
层数。表 3-2从表面上看双层布线并不足以应付
16X16(256个球)以上的焊球阵列出线，但
实际
上大量焊球会被用作电源和接地连接，所以这
些焊球并不需要出线。它们可以通过与连接盘
相连的狗骨通孔（Dogbone）与合适的等位面直
接相连。换言之，信号或者电源/接地焊球的不
合理的布局会“浪费”可用的布线通道，在层
数给定下大幅度减少可出线的总信号I/O数。
将信号引脚布局在阵列封装的外排，同时内部
焊球用作电源和接地将有助
于出线。然而，大
型阵列封装位于边角的焊球更容易导致机械失
效，所以将这些焊球用作冗余接地比较好。能
出线的信号I/O排数取决于印制板上所需的布线
层数和在连接盘和导通孔之间可布的线路数。
图3-5给出了导线宽度和间距宽度的示例，其适
合于各种节距和直径的相邻连接盘。值得注意
表3-1 多芯⽚模块定义
多芯⽚模块类型（MCM） 所⽤技术描述 属性
Type 1 常用技术封装 多个同种芯片，共面
Type 1S 常用技术封装 多个同种芯片，层叠
Type 1F 常用技术封装 多个同种芯片，折叠
Type 2 混装技术封装 混装集成电路技术封装，共面
Type 2S 混装技术封装 混装集成电路技术封装，层叠
Type 2F 混装技术封装 混装集成电路技术封装，折叠
Type 3 系统级封装 混装集成电路和分立器件，共面
Type 3S 系统级封装 混装集成电路和分立器件，层叠
Type 4 光电
系统封装光电混装技术
IPC-7095c-3-4
图3-4 MCM类型2S-L-WB
表3-2 双层电路出线数与阵列尺⼨的关系
阵列尺⼨ 总引线数
导通孔间导线数
123
•|• •||• •|||•
14X14 196 192 196 196
16X16 256 236 256 256
19X19 361 272 316 352
21X21 441 304 356 400
25X25 625 368 436 496
31X31 961 464 556 640
35X35 1225 528 638 736
IPC-7095C-C 2013年1月
6
的是，随着焊球节距的减少，每条通道中导线
数量一定时其线宽和间距也会随之减少。这种
情况会增加电路板制造的难度和成本。
采用150μm的线宽和间距成本最为合理，而采用
100μm线宽和间距的印制电路板，其成本会显著
提高。在塑封BGA上使用有机互连基板安装裸
芯片，基板安装连接盘与芯片的键合连接盘要
求相匹配。
键合连接盘通常用金属线键合定
位，因为这是
最普遍的技术。用导热胶是将芯片背部粘接到
基板的方法之一。多层基板制造技术可以用来
将外围键合连接盘转化为凸点/球状/柱状面阵
列，这取决于I/O数和引线节距（见图3-6）。
转化为面阵列布局方式的芯片键合连接盘允许
用倒装芯片结构安装。在这种情况下，芯片的
安装方向与引线键合的情况正好相反，芯片上
的凸点会与将芯片图形转换
为BGA图形的基板
直接接触。这种方式会给有机高密度微型电路
板制造商的布线要求带来新的挑战。此外，通
常需用底部填充来适应并缓和芯片与有机多层
电路板热膨胀系数(CTE)不匹配的问题。(见图
3-7)
3.1.3 组装设备影响 实施BGA技术需要一些新
的组装能力。为了将封装从矩阵托盘转移到拾
取位置，封装运载机构也需要改变，这取决于
贴装系统的类型。与密节距引线元器件相同，
也
可用基准点帮助视觉系统辨别BGA连接盘图
形的精确位置。根据器件本体尺寸，卷带包装
的大型BGA器件需要规格为44mm和56mm的送
料器。优先采用强制空气对流的再流焊炉进行
图3-5 导体宽度与节距的关系
"常规FR-4
125 μm 线宽
125 μm 间距
700 μm 连接盘"
"常规FR-4
125 μm 线宽
125 μm 间距
600 μm 连接盘"
"高密度FR-4
100 μm 线宽
100 μm 间距
600 μm 连接盘"
"下一代FR-4
60 μm 线宽
50 μm 间距
300 μm 连接盘"
"下一代微导通孔
50 μm 线宽
50 μm 间距
50 μm 连接盘"
"典型的微导通孔
75 μm 线宽
100 μm 间距
200 μm 连接盘"
0.25 mm 节距 0.5 mm 节距 0.75 mm 节距 1.0 mm 节距 1.27 mm 节距
2013年1月 IPC-7095C-C
7