【IPC-7095C】_BGA设计与组装工艺的实施_（IPC标准）.pdf - 第34页
机械 和电气连接。含 芯片 一面可 用多 种 封 装技 术对 半导体 进 行保护 。 基板或载体 的 尺寸 尽 可 能接 近 芯片尺寸 。 “ 芯片尺寸 ” 球栅阵列 （ DSBGA ） 是 一 种 本 体 尺寸 与特 定芯片尺寸 尽 可能接 近 的球栅阵列 封 装。 这种 封 装 也被称 为 “ 真 正芯片级尺 寸 ” （ Real chip-size ）球栅阵列 或 者 CSP ， 封 装本 体 的 尺寸 仅可 适 合 特 定 大 …
剂，芯片与基板的间隙需要用环氧树脂进行底
部填充以确保芯片与基板界面的机械完整性。
采用各向异性导电材料排除了增加底部填充的
需求。在基板与芯片相连接之后，芯片通常会
以灌封、涂覆或模封的方式进行保护。
4.3 标准化 BGA封装的标准化涉及到一系列
的物理变量，包括每个焊球的直径、焊球在元
器件外形内实际位置的定位精度。
4.3.1 BGA⾏业标准 对于更
多封装变化的细
节，包括机械特征尺寸和允许的物理公差，可
参考如下JEDEC开发的BGA封装指南。
4.3.1.1 BGA封装 JEDEC 出版物JEP95，章节
4.14定义了球栅阵列和柱栅阵列封装系列。球栅
阵列（BGA）封装或者柱栅阵列（CGA）是节
距为1.50、1.27或1.00mm的底部分布有金属球或
圆柱的正方形或长方形封装，封装的本体有一
个带有金属化电路图形的绝缘结构。对
于封装
本体，半导体芯片安置在上面或下面。在绝缘
结构底部是金属化球/柱状阵列图形，这在封装
本体与配合特征（如印制板）之间形成机械或
电气连接。含有芯片一面可以用各种技术进行
密封以保护半导体。
4.3.1.2 密节距球栅阵列封装 JEDEC出版物
JEP95，章节4.5进行了如下定义：密节距球栅阵
列封装FBGA是节距减小（小于1.00mm）版本
的球栅阵列封装。封装载体有施加了绝缘结构
的金属化电路图形。一个
或多个半导体器件连
接于绝缘结构的顶面或底面。在绝缘结构的下
面是金属球图形，以形成从封装本体到印制电
路板接触点的机械或电气连接。含有芯片一面
可以用各种技术进行封装以保护半导体材料。
方形FBGA系列的标准允许三种可供选择的连接
节距：0.50、0.65以及0.80mm,同时也规定了四
种器件外形（高度）变化。已增加0.75mm触点
节距并被归纳入芯片级尺寸BGA（DSBGA）
封
装指南，因此对于芯片级尺寸器件系列共提供
了四种节距。
由元器件底座面至顶部测得的FBGA总外形高度
大于1.70mm。低外形密节距球栅阵列（LFBGA）
是FBGA外形高度降低后的版本。由元器件底
座面至其顶部测得的LFBGA的总外形高度不大
于1.2mm。薄外形密节距球栅阵列（TFBGA）是
FBGA外形高度降低后的版本，由元器件底座面
至其顶部测得的总外形高度不会超过1.00mm。
超薄外形密节距球栅阵列（VFBGA）是FBGA
外形高度降低后的版本，由元器件底座面至其
顶部测得的总外形高度小于
等于0.80mm。
当焊球触点中心间距或节距增加时，JEDEC对于
FBGA的 设 计 指 南中允 许 制造商 选 择 增加焊
球直径（如表4-1所示）。JEDEC提供的FBGA和
FRBGA设计 指 南并不支持0.75mm的节距；然
而，业界已注册了一些与0.75mm节距不一致的
器件，这些并不是JEDEC封装。
选择使用较大的焊球尺寸以适应刚性中介基板
封装。较大直径的焊球可以在某种程度
上弥补
硅芯片和刚性印制电路板结构之间热膨胀系数
（CTE）宽幅不匹配。
4.3.1.3 密节距矩形 BGA封装 JEDEC出版物
JEP95，第4.6章定义了在封装底部有金属球阵列
的密节距矩形球栅阵列（FRBGA）。封装载体或
基板在绝缘结构单面或双面施加有矩形金属化
电路图形。按照JEP95，第4.5章的通用说法来表
述，FRBGA本体尺寸用D尺寸和E尺寸来定义。
D尺寸是平行于封装主轴所量出的尺寸，而E
尺
寸是平行于次轴所量出的尺寸。因此，对于矩
形封装，D尺寸的值会比E尺寸大。
4.3.1.4 芯⽚尺⼨BGA封装 JEDEC出版物JEP
95，第4.7章中定义了芯片级尺寸球栅阵列封装
（DSBGA）。芯片尺寸球栅阵列在封装底部有金
属化焊球阵列。封装的基板或载体在绝缘结构的
单面或者双面施加有方形或矩形金属化电路图
形。半导体芯片与绝缘结构的上表面相连接。
在绝缘结构的底部，金属化焊球阵列图形为封
装本体连接到下一级元件如
印制电路板提供了
表4-1 JEDEC标准JEP95-1/5
容许的焊球直径变化（FBGA）
焊球节距
球直径/mm
最⼩ 标称最⼤
0.50 0.25 0.30 0.35
0.65 0.25 0.30 0.35
0.65 0.35 0.40 0.45
0.80 0.25 0.30 0.35
0.80 0.35 0.40 0.45
0.80 0.45 0.50 0.55
2013年1月 IPC-7095C-C
19
机械和电气连接。含芯片一面可用多种封装技
术对半导体进行保护。基板或载体的尺寸尽可
能接近芯片尺寸。
“芯片尺寸”球栅阵列（DSBGA）是一种本体
尺寸与特定芯片尺寸尽可能接近 的球栅阵列
封装。这种封装也被称为“真正芯片级尺寸”
（Real chip-size）球栅阵列或者CSP，封装本体
的尺寸仅可适合特定大小芯片的组装，这些封装
体的尺寸会随着之后芯片大小变化时而变化。
封装的外形可以是方形或者矩形；当封装需要
为了适应新的芯片尺寸而进行重新设计时，长
宽比也会发生变化。功能相同但来自于不同供
应商的器件可能有不同的长宽比。DSBGA封装
标准化的控制参数是球阵列的大小和长宽比。
D尺寸和E尺寸定义了DSBGA封装的本体大小。
对于带有矩形焊球阵列的封装，阵列决定了尺
寸的方向。D尺寸是平行于焊球阵列主轴测得的
尺寸，而E尺寸是平行于焊球阵列次轴测得的尺
寸。因此对
于矩形封装，没有必要如JEDEC JEP
95，4.6章节对FRBGA要求的那样，D尺寸大于E
尺寸。具有方形焊球阵列的DSBGA封装应遵循
通常的“D尺寸大于E尺寸”的JEDEC惯例。D尺
寸和E尺寸的最大值在JEDEC出版物95里定义了以
0.5mm作为递增量，这个数值是通过将DSBGA
的实际尺寸向上靠近下一个0.50mm整数倍 获
得。因此遵
照这个规定，D尺寸和E尺寸的形式
通常写为y.00或者y.50。
DSBGA封装的阵列节距没有必要与D或E阵列尺
寸相同。当节距不相同的情况下，相关封装的
尺寸和公差由较小节距的焊球尺寸和公差来主
导。DSBGA封装焊球阵列的控制节距总是小于
1.0mm。JEP95，章节4.7中所描述的DSBGA触
点节距为0.80、0.75、0.65以及0.50mm。
4.3.2 焊球节距 BGA的节距主要可分为两
组。
第一组包括塑料和陶瓷封装外形，其触点节距为
1.50、1.27或1.00mm。第二组为密节距或芯片尺寸
BGA序列，密节距焊球触点节距为0.80、0.75、
0.65、0.50、0.40、0.30 mm，对于芯片尺寸BGA
来说，节距是0.25mm。由于需要将球栅阵列尽
量做小以应对形状参数方面的压力，如今很少
有制造商还在提供节距为1.5mm的器件。同时，
尽管允许有节距为0.4mm或更小的焊球，但由
于
加工困难传统的表面贴组装可能会受到限制。
节距在各种组合的焊球直径选择中起到了重要
作用。表4-2展示了节距在0.5-1.5mm的塑封球栅
阵列的焊球特征；表4-3展示了将来DSBGA对于
焊球可能的规格参数。
尽管并非强制，非对称焊球图形在组装过程中
关于方向自动化检测方面有额外的优势。非对
称图形的典型例子为在原本对称的阵列中去除
其
中一个位于角落的焊球。
4.3.2.1 未来的焊球触点尺⼨条件 尽管表4-2中
BGA没有这些尺寸，但未来可预期中的焊球尺
寸如表4-3所示。
4.3.2.2 连接盘图形的近似算法 元器件基板
（连接有焊球）的连接盘图形和贴装结构（印
制板）的连接盘图形的直径应该越接近越好。
元器件制造厂商认为印制板连接盘或元器件上
焊盘应该略小于焊球直径。连接盘尺寸的减少
量取决于原始焊球尺寸，这常用来确定连接
盘
的平均尺寸。在确定标称特性值之间关系时，
应确定连接盘尺寸制造余量，即当焊球直径大
于等于0.40mm时，最大实体条件（MMC）与最
小实体条件（LMC）之差为0.1mm，当焊球直
径小于0.40mm时，该余量也应相应减小。
表4-4提供了关于连接盘图形的数据及9个焊球直
径的变化。
许多元器件制造商使用阻焊膜限定连接盘（见
6.2.2）。在 运用这项技术时，连接盘直径的标称
值应该加上阻焊膜在连接盘上的侵入距离（通常
表4-2 PBGA器件的焊球直径⼤⼩
标称焊球
直径(mm)公差范围(mm) 节距（mm）
0.75 0.90 – 0.65 1.5, 1.27
0.60 0.70 – 0.50 1.0
0.50 0.55 – 0.45 1.0, 0.80
0.45 0.50 – 0.40 1.0, 0.80, 0.75
0.40 0.45 – 0.35 0.80, 0.75, 0.65
0.30 0.35 – 0.25 0.80, 0.75, 0.65, 0.50
表4-3 DSPBGA未来焊球直径⼤⼩
焊球直径标
称值（mm）
公差变化
范围（mm） 节距（mm）
0.25 0.28 – 0.22 0.40
0.20 0.22 – 0.18 0.30
0.15 0.17 – 0.13 0.25
IPC-7095C-C 2013年1月
20
为0.1mm）。阻焊膜开窗大小就可认为是将要连
接的焊球直径，不过实际的连接盘尺寸应略大
以适应阻焊膜限定的概念。需要注意的是由于
连接盘尺寸变大，布线密度相应地就减小了。
4.3.3 BGA封装外形 球栅阵列的本体尺寸可分
为以下两种系列外形：方形和矩形。方形封装系
列的尺寸范围为4mm×4mm至50mm×50mm。
对于密节距变化，封装尺寸以1.0mm的步长增
加。若尺寸大于
21mm×21mm,封装尺寸以2.0mm
至2.5mm的步长增加，并且节距在通常范围之内。
当封装尺寸大于21mmX21mm时，几乎没有密节
距器件。矩形BGA系列的尺寸范围为4.0mm至
50mm，随着不同的应用而变化。相比于方形系
列，矩形系列的变化更加丰富。矩形尺寸通常
没有固定的增长步长。该系列通常受到存储器
器件应用的驱动，并且在尺寸上会与芯片尺寸
相
近。矩形尺寸对小型应用的特定类别通常是
标准化的。节距小于等于0.8mm的密节距BGA
元器件的本体尺寸通常很少超过21mm。
密节距球栅阵列（FBGA）是节距为0.5至0.8mm
的焊球阵列封装，它有固定尺寸“D（长）”和
“E(宽)”。FBGA更多是之前提到的有固定尺寸
的塑料和陶瓷BGA系列。尽管FBGA通常会在外
形尺寸上只比芯片大20%，但不会每当芯片收缩
时它的外形就改
变。
芯片尺寸球栅阵列封装（DSBGA）是节距在0.30
至0.50mm之间的焊球阵列封装，它有可变封装
尺寸“D（长）”和“E（宽）”。DSBGA封装的
外形为长方形，与 芯片相同，目前广泛应用于闪
存和动态随机存储器件。矩形芯片尺寸（RDS）
外形的“D”尺寸和“E”会随着芯片的缩小而
变化。
4.3.4 焊球尺⼨关系 整个系统总变差需考虑三
个主要
问题：定位、焊球公差以及基板公差，
将这三种属性叠加在一起的可得出最差情况分
析；然而，因为本标准中有其它连接盘图形，
统计意义上的平均值用均方根的值来确定。高
引脚数IC以及小外形封装这两种趋势使得厂商
能够同时改进产品的功能和性能。表4-5可帮助
用户计算各种BGA应用中的连接盘图形尺寸变
差，并各自对本标准识别的9个焊球尺寸显示出
系统总变差。如前
面所提到的，焊球触点直径的
标准标称尺寸为0.15、0.20、0.25、0.30、0.40、
0.45、0.50、0.60以及0.70mm。阵列封装的焊球
触点尺寸会受到总体封装高度、焊球触点节距
以及想要的最大焊点可靠性限制的影响。
4.3.5 叠装BGA 叠装（PoP）创新技术正优先
用于大量单列直排封装（SIP）应用中。厂商已
表4-4 连接盘尺⼨近似值
标称焊球直
径(mm) 缩减
标称连接盘
直径(mm)
连接盘尺⼨
范围(mm)
0.75 25% 0.55 0.60 – 0.50
0.60 25% 0.45 0.50 – 0.40
0.50 20% 0.40 0.45 – 0.35
0.45 20% 0.35 0.40 – 0.30
0.40 20% 0.30 0.35 – 0.25
0.30 20% 0.25 0.25 – 0.20
0.25 20% 0.20 0.20 – 0.17
0.20 15% 0.15 0.15 – 0.12
0.15 15% 0.10 0.10-0.08
表4-5 当前与未来BGA封装连接盘－焊球间尺⼨计算（mm）
连接盘尺⼨
位置余量 焊球变差
焊球尺⼨
较标称减少% 变异余量MMC LMC 标称值 MMC LMC
0.60 0.50 0.10 0.25 0.75 0.90 0.65 25% 0.25
0.50 0.40 0.10 0.20 0.60 0.70 0.50 25% 0.20
0.45 0.35 0.10 0.10 0.50 0.55 0.45 20% 0.17
0.40 0.30 0.10 0.10 0.45 0.50 0.40 20% 0.17
0.35 0.25 0.10 0.10 0.40 0.45 0.35 20% 0.17
0.25 0.20 0.05 0.10 0.30 0.35 0.25 20% 0.15
0.20 0.17 0.05 0.06 0.25 0.28 0.22 20% 0.08
0.15 0.12 0.05 0.04 0.20 0.22 0.18 15% 0.07
0.10 0.08 0.05 0.04 0.15 0.17 0.13 15% 0.07
2013年1月 IPC-7095C-C
21