IPC-JEDEC-9704A CHINESE.pdf - 第17页

放置应变片元器件的选择应该具体情况具体分析。在薄板 ( 厚度 < 2.36mm [ 0.093in ] )上的 MLCC 封装 ( 1210 及更大的) 最容易受到影响，应该考虑进行测量。 3.3 应变⽚推荐的应变片详细信息如下： • 三敏感栅堆叠矩形（ 0 / 45 / 90 ）应变花 • 1.0mm 2 到 2.0mm 2 ，敏感栅标称 …

应该描述所有组装步骤的特征。还应该重视使用机械治具的步骤，例如支撑治具、压合治具、锁螺

丝治具等。如用货架或托盘，也应该考虑比如存储和印制板转运等步骤。

强烈建议无论是否有治具，对组装步骤之间的任何人工操作都要进行特征描述。如果人工操作步骤

类似，可以将对这些操作的多个测试合并为一个对能代表最差情况操作的测试，这样是可接受的。

必须在测试报告中记录此人工操作模拟的详细信息。

模拟还应该被用于量化相关的变异性。一些独特的生产制程可能会要求不同的布局。例如通孔元器

件通常要求波峰焊。波峰焊照惯例是在对流再（回）流焊后（一次还是两次取决于印制板的布局）

进行。然而，印制板可能在SMT再（回）流焊前就已经手工插入电感线圈且不要求波峰焊。在要求

对SMT再（回）流焊前的组装进行特征描述的情况下，测试板在机械结构上必须能够代表SMT再

（回）流焊前的印制板。

在这种情况下，只要所有机械荷载的特征描述要求都能满足，使用不同的设置是可接受的。但印制

板上必须有以下的元器件：

• 大物理尺寸和/或大质量的元器件。

• 对印制板有机械约束的元器件，例如汇流条、长连接器等。

将应变片粘附到印制板上之前，建议先检验测试板是否存在过度的翘曲。另外可能还要考虑到焊料

老化的影响，也就是装有应变片的测试板上的焊点应该会比成品板的老化时间长。在解释结果时应

该考虑到这点。

3.2 元器件和器件供应商和用户应当在需粘贴应变片并测试的元器件上达成统一。3.2.1和3.2.2列

出了应变测试的推荐规范。

3.2.1 ⾯阵列元器件建议对任何封装尺寸大于或等于27x27

mm的面阵列器件或者尺寸 >10 mm的细

节距元器件（0.8mm节距及以下）进行评估。如果有多个细节距元器件，那么应该根据工程学判

断、损伤历史或者有限元分析，来测试至少三个最差情况的位置。

上述的其中一种方法可以作为特征描述的准则。其他确定应变片放置位置的准则包括：观察到的失

效位置、历史的失效率、有限元分析、组装/测试治具的结构、板的设计和BGA的封装设计。板和封

装设计需考虑的因素包括几何外形、材料和结构。失效位置可采用染色（Dykem®或类似的产品）渗

透和元件移除技术（染色实验）来确定。

如果板上有大量的BGA元器件（也就是6个或以上），可以先依靠一个有限元分析（FEA）模型，或

其他分析和计算方法来预测应变片最佳放置位置。然而，如果初次测试就确定了高应变区域，就要

对此区域进行更多的关注。*注意：在应用这些方法时，一定要认识到任何人不可能把所有装载作业

中所有位置上的所有机械荷载都完全搞清楚。在任何情况下，除非受到空间限制，否则封装的四个

角都要粘贴应变片。

对于CPU插座来说，应变片应该放置于靠近BGA的拐角焊点处，以便三轴应变片的正交栅格与焊点

的行/列平行。插座设计的不同使得应变片的放置不可能完全一致。一般而言，应变片会放置在距

BGA拐角焊点处6mm - 10mm之间。当测量值是直接与客户和供应商指定的应变指南值比较时，应变

片应该只能放置于其指定的位置和方向上。

3.2.2 ⾮⾯阵列元器件焊点较小、本体较硬的非面阵列元件（例如，多层陶瓷电容（MLCC））的

互连也容易受到应变的影响而导致焊点失效。通过评估这些制程中产生的应变，并确保其在可接受

范围内，能够明显的减少/消除诸如焊点开裂、器件断裂、焊盘起翘、承垫坑裂和印制板导体损伤之

类的失效的发生。更多的信息见www

.ipc.org/IPC-WP-011 IPC白皮书。

IPC/JEDEC-9704A 2012年2月

放置应变片元器件的选择应该具体情况具体分析。在薄板(厚度<2.36mm[0.093in])上的MLCC封装

(1210及更大的)最容易受到影响，应该考虑进行测量。

3.3 应变⽚推荐的应变片详细信息如下：

• 三敏感栅堆叠矩形（0/45/90）应变花

• 1.0mm

到2.0mm

，敏感栅标称尺寸

• 120Ω或350Ω的应变片

•应变片的一端连有引线或引线焊盘。

这种应变片的样例如图3-6和3-7所示。敏感栅长

度应该尽可能地短以便将不均匀的PWB应变梯度

的影响降到最低。然而应变片也应该足够大以免

细小的结构如线路和导通孔对应变读数产生影

响。

IPC-9704a-3-06-cn

图3-6 堆叠花形应变⽚

IPC-9704a-3-07-cn

图3-7 应变⽚的尺⼨规格（英⼨）

* 这些模型相关的尺

寸规格为±0.005

** 这些模型相关的尺

寸规格是标称的

应变片宽度

应变片长度

2012年2月 IPC/JEDEC-9704A

对于变化温度情况下的应变测量，只要应变片灵敏系数在该温度范围内是稳定的，那么应变片的热

膨胀系数（CTE）就不是非常重要。但是，如果情况不是这样，那么应变片的CTE就应该与印制板基

材相匹配。

有或没有预先连接引线的应变片都可以使用。应该根据偏好和具体应用选择。

对于预先连接引线的应变片，其优点是无需焊接引线，但要在应变片粘附过程中保持高质量的熔合

线就比较困难了。引线可以重新焊接，但熔合线却不能。相反，手工焊接引线可能导致短路。

最好在20~50倍的光学观察显微镜下完成引线的焊接。

元器件附近的局部弯曲会造成应变片读数的变化。因此，应变片的放置位置必须精确。在任何可行

的情况下，应变片应该被放置在下述的位置。如果首先位置不可用，那么基于首选位置开发的应变

指南值将不适用。在这种情况下，除了将应变片放置在其他位置进行应变监测以外，还需使用其他

风险评估方法（即破坏性的失效分析）。

3.3.1 ⾯阵列元器件的应变⽚放置位

置除非用户和供应商之间在另一个

不同的位置上达成一致，否则建议选

用首选位置。

应变片的首选放置位置是将应变片放

置在选定元器件所有四个角的PCA表

面，且应变花（不是应变花衬底）的

中心位于距封装边沿3.56±0.25mm[0.14

±0.01in]的平行线的交叉点上，如图3-

8所示。为了评估面阵列插座的应变风

险，应变片应该相对焊点互连放置，

而不是塑料外壳。

图3-8中的敏感栅e1和e3应该分别与封

装边沿平行。图3-8中的敏感栅e2应该

位于封装对角线的延长线上。一致和

精确的应变片放置位置对测试位置和采样之间数据的相关性是至关重要的。

应变片与BGA元器件之间的距离可能会因为元器件每个角不同的约束条件而异。在这些情况下，应

该尽可能地靠近各自的BGA封装放置应变片。这些信息，包括相关的图像文件，都应该在测试报告

中进行说明。应变片放置位置应该精确和一致。在另一个元器件、孔、或其他的障碍物干涉到首选

放置位置的情况下，应该采用一种替代策略。以下几段将讨论几个实例。

可能在有些情况下没必要

在器件的所有角上都放置应变片，比如当两个或更多的器件紧邻或堆叠

时。在这种情况下，采用分析技术或者计算模型来确定最高应变位置，从而减少所要求的应变片数

量。所有的支持假设和分析都必须以书面形式清晰地记录在测试报告中。

如果可能，建议在元器件周围留出一个无元件区域来放置应变片并减少元器件附近的印制板弯曲。

也可能在有些情况下应变片放置位置会受到机械结构的限制。例如，ICT治具上有妨碍应变片放置到

理想位置的ICT探针、压棒和BGA压块。这类情况的范例如图3-9和3-10所示。

在这些情况下，切除部分元器件也许是可以考虑的最后替代方法。在这种情况下，当任何元器件的

角被切除后，应该将应变片的形心放置在PCA上拐角处的焊盘之上。应变花的定位应该是这样的：

应变栅e1和e3应该与封装边沿平行，应变栅e2应该位于封装对角线的延长线上，沿封装的对角线方

9704a-3-08-cn

图3-8 球栅阵列元器件推荐的应变⽚放置位置

3.56mm

IPC/JEDEC-9704A 2012年2月