IPC-7095D-CHINESE NP 2019.pdf - 第19页
IPC-7095D-W AM1 CN 2019 年 1 月 3 JEP95 Section 4.14 球栅阵列封装 （ BGA ） JEP95 Section 4.17 球栅阵列 （ BGA ） 封装测量和方法 JESD22-A102 Unbiased Autoclave T est Method JESD22-B108 表面贴装半导体器件的共面性测试 JESD22-B1 12 封装高温翘曲测量方法 JESD22-B1 15 焊球拉离 …
IPC-7095D-WAM1 CN 2019 年 1 月
2
IPC-2226
Sectional Design Standard for High Density Interconnect （HDI） Boards
IPC-4101
刚性及多层印制板用基材规范
IPC-4552
印制电路板化学镀镍 / 浸金（
ENIG）镀覆性能规范
IPC-4553
印制板浸银规范
IPC-4554
印制板浸锡规范
IPC-4761
Design Guide for Protection of Printed Board Via Structures
IPC-6012
刚性印制板鉴定及性能规范
IPC-7091
Design and Assembly Process Implementation of 3D Components
IPC-7094
Design and Assembly Process Implementation for Flip Chip and Die Size Components
IPC-7351
Generic Requirements for Surface Mount Design and Land Pattern Standard
IPC-7525
模板设计指南
IPC-7526
模板及错误印刷板子的清洗手册
IPC-7530
Guidelines for Temperature Pro
fi
ling for Mass Soldering （Re
fl
ow & Wave） Processes
IPC-7711/7721
电子组件的返工返修
IPC-9701
表面贴装焊接的性能测试方法和鉴定要求
IPC/JEDEC-9702
Monotonic Bend Characterization of Board-Level Interconnects
IPC/JEDEC-9703
焊点可靠性的机械冲击测试指南
IPC/JEDEC-9704
印制线路板应力规测试指南
IPC/JEDEC-9706
Mechanical Shock In-situ Electrical Metrology Test Guidelines for FCBGA SMT Component Sol-
der Crack and Pad Crater/Trace Crack Detection
IPC/JEDEC-9707
Spherical Bend Test Method for Characterization of Board Level Interconnects
IPC-9708
印制板组件焊盘坑裂特性的测试方法
IPC-9709
Test Guidelines for Acoustic Emission Measurement during Mechanical Test
2.2 Joint Standards
3
J-STD-001
焊接电气和电子组件要求
J-STD-002
元器件引线、端子、接线片、终端及导线的可焊性测试
J-STD-005
焊膏要求
J-STD-020
湿敏元器件的操作要求
J-STD-030
板级底部填充材料的选择和应用
J-STD-033
对湿度 / 再流焊敏感的表面贴装器件的处置、包装、发运及使用
J-STD-609
Marking and Labeling of Components, Printed Board and Printed Board Assemblies to Identify Lead （Pb）,
Pb-Free and Other Attributes
2.3 JEDEC
4
JEP95 Section 4.5
密节距（方形）球栅阵列封装 （FBGA）
JEP95 Section 4.6
密节距（矩形）球栅阵列封装 （FRBGA）
JEP95 Section 4.7
芯片尺寸球栅阵列封装
（DSBGA）
JEP95 Section 4.9
Generic Matrix Tray for Handling and Shipping （Low Stacking Pro
fi
le for BGA Packages）
JEP95 Section 4.10
Generic Matrix Tray for Handling and Shipping
3. www.ipc.org
4. www.jedec.org
IPC-7095D-WAM1 CN2019 年 1 月
3
JEP95 Section 4.14
球栅阵列封装 （BGA）
JEP95 Section 4.17
球栅阵列 （BGA） 封装测量和方法
JESD22-A102
Unbiased Autoclave Test Method
JESD22-B108
表面贴装半导体器件的共面性测试
JESD22-B112
封装高温翘曲测量方法
JESD22-B115
焊球拉离
JESD22-B117
焊球剪切
JESD94
Application Speci
fi
c Quali
fi
cation Using Knowledge Based Test Methodology
JESD217
Test Methods to Characterize Voiding in Pre SMT Ball Grid Array Packages
2.4 EIA
5
EIA-481
8 mm �rough 200 mm Embossed Carrier Taping and 8 mm & 12 mm Punched Carrier Taping of Surface
Mount Components for Automatic Handling
3 标准选择和 BGA 实施管理
3.1 术语和定义
术语和定义应当符合 3.1.1 至 3.1.4 以及 IPC-T-50。
3.1.1 阻焊膜限定（SMD）BGA 焊盘
阻焊膜开孔直径与 BGA 焊盘直径相等的一种印制板焊盘。
3.1.2 非阻焊膜限定（NSMD）BGA 焊盘
阻焊膜开孔直径大于 BGA 焊盘直径的一种印制板焊盘。也称作铜
限定 BGA 焊盘。
3.1.3 不润湿开路（NWO
） 不完全润湿或不润湿于印制板连接盘的再流焊膏（或助焊剂）与 BGA 焊球形成
的一种冶金物质。
3.1.4 枕头效应（HoP）
两个区分明显的冶金物质组成的焊点，它由 BGA 焊球与不完全或未熔融的再流焊膏
形成。
3.2 概述
每个电子系统都由各种接口以及印制板组件构成。一般来说，这些系统的复杂度反映在所使用的
元器件类型及其互连结构上。元器件的复杂度通常通过其物理尺寸和输入 / 输出（I/O）端的数量来判断，元
器件的复杂度越高，其互连的基板也越复杂。终端产品对成本和性能的驱动已导致元器件密度增加，从而使大
量元器件连接在可安装面积缩小的单个印制板组件上。此外，通过提高器件 I/O 端口数同时减小触点节距，增
加了单个器件功能数。触点节距的减小对组装厂和印制板制造商带来了挑战，他们会遇到操作、共面性及对准
方面的问题。
元器件封装，微处理器和存储器封装要求影响了其余电子组装的封装问题。元器件封装的驱动力是热管理、电
气性能、降低动态翘曲、可靠性、空间安装限制以及成本问题。外围器件 1mm 的节距已成为业界惯例，然而
这样的封装可容纳的引脚数不超过 84 个，较大引脚数的外围器件需要的节距为 0.65mm、0.5mm 和 0.3mm。
尽管小于 1mm 的引线节距对于减小封装尺寸是有用的，但密度的增加会给大部分制造商带来很多问题。密节
距的引线通常十分脆弱且易损（引起如共面性、引线弯曲和歪斜）。贴装这些封装时，必须采用带有视觉系统
的贴片机和托盘包装处理器。但这两项要求会大大增加设备投资成本。
已研发出的 BGA 克服了由密节距、高引线数外围器件带给组装的挑战。图
3-1 显示了ＢＧＡ封装生产工艺的
一个例子。
5. https://www.ecianow.org/standards-practices/standards/
IPC-7095D-WAM1 CN 2019 年 1 月
4
图 3-1 BGA 封装制造工艺
BGA 使用焊料凸点而非引线来进行互连，可消除由引线损伤和共面性带来的问题。1mm 至 1.5mm 节距的
BGA，其间隙高度远超 250
μ
m，因此由焊膏印刷、贴片、再流以及清洗工艺造成的问题大为减少。BGA 同时
也提供了比密节距器件短得多的信号路径，在高速电路应用中，较短的信号路径十分关键。端子类型也会影响
相邻 I/O 端的间隙。
内部或用户设计指南应该表明密节距器件与安装基板间允许增加间隙的重要性。除了免清洗助焊剂之外，差不
多平贴于印制板组件（小于 250
μ
m）的密节距器件都会产生清洁问题。为了能够获得合适的清洗效果，推荐
使用间隙高度为 0.4mm 至 0.5mm 的封装。满足这一要求将基于 BGA 的封装尺寸，因为较小的封装 x-y 外形使
清洗溶液较易于渗透。
3.3 组件架构说明
将 BGA 整合到电子组件中需有专门的工程资源来开发、实施和整合组装工艺。 尽管
BGA主导了现有的 SMT基础架构，但为了能将 BGA成功运用到现有产品配置中，还必须解决技术方面的问题。
3.3.1 连接盘图形和印制板的考量
连接盘图形对制造来说是重要的，因为连接盘的尺寸大小会影响到焊点形
成的一致性和可靠性，也会影响清洗和可测试性。由于焊点检验和返工 / 维修难度的增加，连接盘图形的设计
对 BGA 显得更为关键，因此需要搞清楚 BGA 连接盘的设计问题。有必要确保形成适当的焊点，以避免缺陷（如
桥连和开路）而达到最佳可靠性。
IPC-7351 标准提供了基于三种密度等级的连接盘图形的设计指导。BGA 的连接盘可以是 SMD，即阻焊膜覆盖
到部分连接盘；也可以是金属限定 MD 连接盘，即阻焊膜远离连接盘。以上两种方法各有其优缺点，具体怎
样选择通常取决于 BGA 的节距（影响连接盘尺寸）或者大小（影响器件质量）。
这些条件有助于定义：
•
热应力可靠性
- 金属限定连接盘帮助避免焊球塌陷时出现应力裂纹的可能。
•
机械应力可靠性
– SMD 阻焊膜连接盘帮助连接盘附着在层压板上。
除了连接盘设计，我们还应该注意到 BGA 的内排引脚要额外的互连层。增加引脚（导通孔）数会因为布线通
道减少而影响层数，层数的增加意味着印制板制造成本的增加。
1992 年，BGA 和柱栅阵列（CGA）已标准化，其节距为 1.5mm、1.27mm 和 1mm。FBGA 封装标准规定的节
距为 1mm、0.8mm、0.75mm、0.65mm 和 0.5mm，有一些节距甚至已经减小到 0.4mm、0.3mm 及 0.25mm。尽
A
HJ K
MLN
OP
B
CDE
FG
IPC-7095d-3-1-cn
A– 开始
B– 已知合格晶片
C– 晶片连接
D– 金属线键合
E– 模压封装
F– 使用倒装芯片工艺进行芯片连接
G– 芯片底部填充
H– 在 BGA 基板连接盘上施加阻焊剂或焊膏
J– BGA 基板连接盘上植球
K– BGA 基板连接盘上焊球再流
L– 进行 AOI 检测
M– 进行电气测试
N– 检验
O– 包装
P– 出货