IPC-7095D-CHINESE NP 2019.pdf - 第22页
IPC-7095D-W AM1 CN 2019 年 1 月 6 3.3.2.3 出线和布线考量 较多的功能集成在芯片上，增加了元器件封装的尺寸和复杂度 。较高的 I/O 端口数 需要多层或者高密度互连（微导通孔）设计，以支持所需的布线以及提供从阵列元器件的内部连接图形到印制 板之间的出线。 采用双面印制板安装所有元器件可能需要该种设计， 这也会增加对印制板处理所需功耗的需求。 如不增加印制板复杂度及由此带来的成本，使用 高 I/O 数端…
IPC-7095D-WAM1 CN2019 年 1 月
5
管 BGA 及其相关连接盘图形存在标准配置（如 IPC-7351 描述），为了改善在元器件基板上的互连能力，一些
元器件制造商修改了标准配置。当改变标准的几何图形时，核对制造商的技术规范以确定节距、焊球尺寸以及
焊球空缺（焊球去除）等精确特征显得很重要。
使用这些极其复杂的元器件会涉及到印制板设计和组装问题。设计关注的是正确地互连所有引线并有足够的空
间来布线，而组装关注的是要连接所有引线到安装结构并保证焊点良率，避免焊点开路（枕头效应（HoP）和
不润湿开路（NWO））或短路（相邻焊点间的焊料桥连）。
3.3.2 技术比较
3.3.2.1 多芯片模块（MCM）和系统级封装（SiP）
小型的、手持式便携式系统（如手机）导致需要彼此叠
装在芯片的顶部。将单个芯片安装到有机载体封装中的原理也可用于将多个芯片连接在一起，这种技术被称为
多芯片模块（MCM）或系统级封装（SiP）。焊球尺寸和节距依然是单个元器件或包含一个以上半导体芯片的
那些元器件的主要工艺因素。表 3-1 显示的案例试图定义包含多于一个芯片的 MCM 模块。最早的芯片安装于
同一表面（水平）。图 3-2 是运用面阵列概念进行互连的这类产品的案例。
表 3-1 多芯片模块（MCM）定义
MCM 所用技术描述 属性
类型 1 常用技术封装 多个同种芯片，共面
类型 1S 常用技术封装 多个同种芯片，层叠
类型 1F 常用技术封装 多个同种芯片，折叠
类型 2 混合技术封装 混装集成电路技术封装，共面
类型 2S 混合技术封装 混装集成电路技术封装，层叠
类型 2F 混合技术封装 混装集成电路技术封装，折叠
类型 3 系统技术封装 混合集成电路和分立器件，共面
类型 3S 系统技术封装 混合集成电路和分立器件，层叠
类型 4 光电系统封装 光电混装技术
3.3.2.2 微处理器
微处理器通常有 40%-60% 的 I/O
端口专门用作电源和接地。举例来说，I/O 端口总数在
1,300-1,400 的封装，其中的信号端口数在 600 至 700 之
间。专用集成电路（ASICS）可能会有不同的 I/O 端口
分配方式。
I/O 信号端口的逸出布线并与其它高 I/O 数封装互连，
也将需要高密度互连技术（HDI）。随着芯片 I/O 端口数
进一步的增加，单个芯片的尺寸可能会大到无法接受，
此时就需要对整体封装方案作重新评估，包括考虑多芯
片模块封装作为替代方案。
高性能 BGA 的 I/O 信号端口数大致为 2.5 倍于普通手
持设备所用 BGA 的 I/O 信号端口数。互连密度的要求
与每个封装的信号端口数成正比，而与相邻封装间中心
至中心的节距成反比。I/O 信号端口数从 500 变化到 1,300
有 2.5 倍的增加，在封装间距相同的情况下，要求印制
板布线密度也有 2.5 倍的增加，层间导通孔或镀覆孔
（PTH）密度也会成比例的增加。因此有可能需要减少 PTH/ 导通孔的节距，同时增加印制板上的信号层数。
图 3-2 多芯片模块 (MCM) 类型 2S-L-WB
IPC-7095D-WAM1 CN 2019 年 1 月
6
3.3.2.3 出线和布线考量
较多的功能集成在芯片上，增加了元器件封装的尺寸和复杂度。较高的 I/O 端口数
需要多层或者高密度互连（微导通孔）设计，以支持所需的布线以及提供从阵列元器件的内部连接图形到印制
板之间的出线。采用双面印制板安装所有元器件可能需要该种设计，这也会增加对印制板处理所需功耗的需求。
如不增加印制板复杂度及由此带来的成本，使用高 I/O 数端口的元器件如 BGA 以及 FBGA 会给信号、电源以
及接地 I/O 焊球所有需连接至印制板的布线产生挑战。创新的封装引脚分配和封装配置考量（如节距、焊球尺
寸、焊球数目和焊球空缺）会使印制板的布线变得更容易。
假设引线布局适当、出线设计仔细，即使焊球数目较高的 BGA，双层互连信号设计对于 BGA 封装的出线是充
足的。表 3-2 显示双层电路的可能出线数量与阵列尺寸及连接盘 / 导通孔间的导体数量的关系。
注：
随着 I/O 数量增加，出线能力减弱，因此需要更多层数。
表 3-2 从表面上看双层布线并不足以应付 16X16（256 个焊球）以上的焊球阵列出线，但实际上大量焊球会用
作电源和接地连接，所以这些焊球并不需要出线。它们可以通过连接盘至导通孔（狗骨设计）直接连接到适当
的层。需要记住的重要一点是信号或电源 / 接地焊球的布局不合理会浪费可用的布线通道，从而大幅减少了在
给定层数下可出线的总信号 I/O 数。
表 3-2 双层电路出线数 vs. 阵列尺寸
阵列尺寸 总引线数
导通孔间导体数（•|•）
1 2 3
•|• •||• •|||•
14 X 14 196 192 196 196
16 X 16 256 236 256 256
19 X 19 361 272 316 352
21 X 21 441 304 356 400
25 X 25 625 368 436 496
31 X 31 961 464 556 640
35 X 35 1,225 528 638 736
将信号引脚布局在阵列封装的外排，同时内部焊球用作电源和接地将有助于出线。然而，大型阵列封装位于边
角的焊球更容易导致机械失效，所以将这些焊球用作冗余接地比较好。能出线的信号 I/O 排数取决于印制板上
所需的布线层数和在连接盘和导通孔之间可布的导体数。
图 3-3 给出了适合于各种节距和连接盘直径的相邻连接盘之间的导线宽度和间隔宽度的示例。值得注意的是，
随着焊球节距的减少，每条通道中导线数量一定时，其线宽和间距也会随之减少。这种情况会增加印制板制造
的难度和成本。
为了减少层数，设计者可以采用焊球随布（balls anywhere）封装。焊球随布封装是基于板设计的特定应用和客
户定制。用户需要和芯片供应商合作来获得焊球随布封装（见 6.2.6）。
3.3.2.4 金属线键合
线宽和间距采用 150
μ
m 其成本最为合理，而采用 100
μ
m 线宽和间距的印制板，其成本
会显著提高。使用有机互连基板将裸芯片安装至塑封 BGA，基板安装连接盘与芯片的键合连接盘要求相匹配。
键合连接盘通常用金属线键合定位，因为这是最普遍的技术。将芯片背部粘接到基板的方法之一是采用导热胶。
取决于 I/O 数和引线节距，多层基板制造技术可以用来将外围键合连接盘芯片转化为凸点 / 焊球 / 柱状面阵列
矩阵（见图 3-4）。
面阵列格式的芯片键合连接盘允许用倒装芯片结构安装。在这种情况下，芯片的安装方向与金属线键合的情况
正好相反，芯片上的凸点会与基板直接接触，该基板用来将芯片图形转换为 BGA 图形。这对有机高密度微型
IPC-7095D-WAM1 CN2019 年 1 月
7
图 3-3 导体宽度与节距关系
图 3-4 金属线键合球栅阵列 (BGA)
A
B
C
D
E
F
0.25-mm Pitch 0.5-mm Pitch 0.75-mm Pitch 1.0-mm Pitch 1.27-mm Pitch
A- 传统 FR-4 （125
μ
m 宽度 / 125
μ
m 间距 / 700
μ
m 连接盘）
B- 传统 FR-4 （125
μ
m 宽度 / 125
μ
m 间距 / 600
μ
m 连接盘）
C– 高密度 FR-4 (100
μ
m 宽度 / 100
μ
m 间距 / 600
μ
m 连接盘 )
D– 下一代 FR-4 (60
μ
m 宽度 / 50
μ
m 间距 / 300
μ
m 连接盘 )
E– 典型微导通孔 (75
μ
m 宽度 / 100
μ
m 间距 / 200
μ
m 连接盘 )
F– 下一代微导通孔 (50
μ
m 宽度 / 50
μ
m 间距 / 50
μ
m 连接盘 )
A
D
B
E
F
C
IPC-7095d-3-4-cn
A– 包覆成型环氧树脂
B– 金属线键合
C– 硅芯片
D– 基板
E– 晶片连接
F– 焊球