IPC-7095D-CHINESE NP 2019.pdf - 第33页
IPC-7095D-W AM1 CN 2019 年 1 月 17 封装类型 再流焊前的端子剖面 再流焊后的端子剖面 BGA 球栅阵列 SGA 焊料栅阵列 CBGA 陶瓷球栅阵列 CCGA 陶瓷柱栅阵列 Solder Charge SMT μ PILR 图 4-1 面阵列封装的端子类型 B D C A B E D C A F A D C G A D C E Pack age Substrate J H C D A G H A E D C …
IPC-7095D-WAM1 CN 2019 年 1 月
16
为了解决陶瓷封装贴装在有机印制板并能适应各自 CTE 不同的需求，柱状焊料会被用作连接端子。陶瓷柱栅
阵列（CCGA）端子设计是陶瓷球栅阵列（CBGA）的延伸。CCGA 使用 PbSn10 铸型柱或 PbSn20 铜缠绕型焊
料而不是高熔焊球，以形成更高的间隙高度以及更柔性的互连，也使得可靠性显著增加。在禁止使用铅的应用
中，这种高铅合金也已经被无铅合金所取代。
一些封装采用了一种铜柱 Pillar（
μ
PILR）来减少 Z 轴 - 高度方向的膨胀，另外，有些连接器采用了一种填充
增强端子（Solder Charge）为焊料润湿提供更大的区域。
端子类型示例见图 4-1。
4.1.2 BGA 封装影响因素
强调更快、更小、更轻的电子系统使得元器件、印制板以及系统封装变得更加复杂。
组装复杂度增加的部分原因是由于小外形 SMT 封装的广泛使用，这是电子产品小型化的关键。器件触点节距
也对制造工艺的复杂性有着重要的影响。比如，随着采用越来越小的触点节距，各组装工序（如贴片、焊膏印
刷以及再流焊）所要求的精度会越来越高，检验、返工以及维修也需要越来越精密。
在选择 BGA 元器件封装时需解决的关键问题是：
• 热性能和电气性能
• 空间的限制
• 成本
不同类型系统的元器件封装要求也不相同。举例来说，高端微处理器运行频率较高，因此需要热性能和电气性
能优异的封装。
增强散热的方法有：
• 散热块
• 散热片
• 散热器
• 肋片风扇（安装在散热片上的风扇）
电气性能增强包括：
• 多层封装
• 高引脚数封装
• 封装内置电容
气密性陶瓷封装通常用于封装内置电容的应用。
4.1.3 成本关注
引线框架集成电路一直保持着相对低的制造成本。这是因为大量产品采用有限的封装布局，
使得制造商对多样的客户应用采用通用模具和成型工艺。然而，阵列封装的格式更多的是为特定的产品应用设
计和开发的。
引线数少于 200 的 BGA 器件的初始成本就很有可能超过引线框架，造成成本上升的部分原因在于其独特的单
基板应用设计以及额外的封装组装工艺步骤。在 I/O 数为 200 及以上时，引线框架集成电路和球栅阵列的成本
通常是持平的。
4.1.4 元器件操作
BGA 可用托盘载体或卷带进行包装。EIA-481 标准压花卷带包装格式通常规定在集成电
路元器件相对较小和 / 或需求产量较大时使用。JEDEC 注册过的托盘载体需要满足业界开发的设计指南（见
JEDEC 95 号出版物，章节 4.9 和 4.10）所要求的固定长度、宽度和厚度。塑封集成电路，包括 BGA，容易受
潮而在再流焊时引起封装失效。为了使器件不过度与湿气接触或暴露于湿气中，装有 BGA 的托盘需要放置于
防静电（ESD）和抽真空防潮袋内，在板级组装前应该保持托盘的密封状态（见 4.8.5））。
IPC-7095D-WAM1 CN2019 年 1 月
17
封装类型 再流焊前的端子剖面 再流焊后的端子剖面
BGA 球栅阵列
SGA 焊料栅阵列
CBGA 陶瓷球栅阵列
CCGA 陶瓷柱栅阵列
Solder Charge SMT
μ
PILR
图 4-1 面阵列封装的端子类型
B
D
C
A
B
E
D
C
A
F
A
D
C
G
A
D
C
E
Package Substrate
J
H
C
D
A
G
H
A
E
D
C
N
G
E
M
D
E
H
L
K
N
O
M
D
H
L
K
µPLR
C
A
D
µPLR
C
A
E
A– 封装基板
B– 焊球
C– 阻焊层
D– 连接盘
E– 印制板
F– 焊料凸点
G– 焊点
H– 填充
J– 高铅焊球
K– 陶瓷封装基板
L– 柱
M– 插座本体
N– 插座端子
O– 预置焊料
IPC-7095D-WAM1 CN 2019 年 1 月
18
用户应该规定塑封 BGA 以托盘形式而非卷带形式包装。托盘载体可适应器件吸潮后潜在的烘烤要求。举例来
说，如果塑封 BGA 暴露于周边环境中的时间超过其车间寿命，它们可能需要在组装之前进行烘烤。用于烘烤
的塑料托盘额定能承受 125°C。卷带材料暴露在超过 50°C 的环境下会损坏载带，因此烘烤以卷带形式放置的
湿敏 BGA 可能需要花费很多天的时间。
4.1.5 热性能
持续改善的微处理器性能和主频速度的提高已导致功率上升。当代半导体工艺使晶体管特征尺
寸减小而使芯片缩小成为可能，加之电源供电电压有降低的趋势，较高的功耗问题得以减轻（随着器件尺寸的
缩小，电场强度会增加，促使降低供电电压以避免击穿损坏）。
由于比塑料封装提供的导热性好，CBGA 通常用于高功率封装。而通过集成整块金属散热片，热加强的塑料封
装也可以满足高达 30W 的运行功率。
4.1.6 空间限制
空间限制是元器件封装尺寸减小的重要驱动力之一。这已使得 SMT 器件的广泛使用，SMT
器件不仅因为尺寸小，并且在印制板两面都能贴装。随着引脚数量的增加，即便是采用 SMT，导体与导体节
距也必须减小以使封装尺寸保持在生产的可行范围之内。
随着 BGA 封装的触点节距的减小，在特定面积下安装更多元器件的机会相应增加。印制板空间在单位面积内
可以支持更多的功能，但诸如密节距 BGA 等元器件互连时可能需要更窄的导体和更密的导体间距。对于元器
件密度较高的组件，需要较多数量的导电层来保持较小形状因素。
4.1.7 电气性能
随着频率的提高，改善阻抗控制以及封装插入损耗最小化的需求将是个问题。当进行阻抗控
制时，人们必须要考虑到端子防止或抑制反射的需要。如果这些端子与临界信号的源点和／或负载点并联连
接，会使得功率消耗增加。
电气性能驱动因素包括：
• 信号完整性
• 工作频率
• 功率
• 引脚数量
高频运行的功耗按频率的平方上升。已增加对低功率半导体的研发以试图减少复杂数字集成电路的平均功耗。
幸运的是，由于集成电路工艺已经相当成熟，每个逻辑运算单元的功率会随着器件外形尺寸减小而减少。对于
陶瓷封装的情况，即使随着高速器件的键合连接盘的增加，也可利用内在的高封装电容值以及采用封装内置的
旁路电容，使得电源和接地分布所需的引脚数量增长需求保持最小。
4.1.8 机械性能
也应该评估由机械冲击、振动和 / 或弯曲导致的 BGA 组件其它失效模式的耐受性。IPC/
JEDEC-9702、IPC/JEDEC-9703、IPC/JEDEC-9704、IPC/JEDEC-9707 以及 IPC-9708 中描述的程序为完成诸
如机械冲击、弯曲测试之类的评估以及用于现场的持续评价法提供了指南。由这些暴露类型所引发的互连失效
模式已超出焊点失效模式。通过机械试验观察到的另一个失效模式为连接盘坑裂，具体表现为 BGA 焊盘下面
的印制板树脂层的断裂。这些裂纹起始于 BGA 连接盘边缘，之后可能持续扩张穿过下面的树脂层。该断裂模
式会有各种路径，可能是在铜连接盘及其下方的树脂之间粘合失效，也可能是由于内部树脂层或穿过一个连接
线条的整体断裂导致的粘合失效。
当连接 BGA 连接盘的线路断裂时会发生电气失效。取决于机械荷载的位置，导线断裂会发生在 BGA 底部的
连接盘坑裂扩张之前或之后。这种现象会导致潜在缺陷的风险，产生长期可靠性问题。连接盘坑裂最初可能出
现于组装过程的机械操作，但此时的测试可能无法探测到电气失效。