IPC-7095D-CHINESE NP 2019.pdf - 第41页
IPC-7095D-W AM1 CN 2019 年 1 月 25 4.3.3 BGA 封装外形 BGA 的本体尺寸可分为两种外形系列：方形和矩形。 方形封装系列的尺寸范围为 4mm × 4mm 至 50mm × 50mm 。对于密节距变化，封装尺寸以 1mm 递增。若尺寸 大于 21mm × 21mm, 封装尺寸以 2mm 至 2.5mm 递增， 且节距在通常范围之内。当封装尺寸大于 21mm × 21mm 时，几乎没有密节距器件。 矩…
IPC-7095D-WAM1 CN 2019 年 1 月
24
4.3.2 BGA 封装节距
BGA 的节距主要可分为两组。第一组包括塑料和陶瓷封装外形，其触点节距为 1.5mm、
1.27mm 或 1mm。第二组为密节距或芯片尺寸 BGA，密节距焊球触点节距为 0.8mm、0.75mm、0.65mm、0.5mm、
0.4mm、0.3 mm，对于 DSBGA 而言，节距还有 0.25mm。由于需要将 BGA 尽量做小以应对形状因数方面的压
力，如今很少有制造商还在提供节距为 1.5mm 的器件。尽管允许有节距为 0.4mm 或更小的焊球，但其应用由
于加工困难可能受限于传统 SMT 组装工艺。在确定哪一种焊球直径可用于各种组合中时，节距起到了重要作
用。表 4-2 展示了节距在 0.5mm 至 1.5mm 的塑封 BGA（PBGA）的焊球特征；而表 4-3 展示了 DSBGA 的节距。
表 4-2 塑封 BGA （PBGA） 的焊球直径
标称焊球直径 （mm） 公差范围 （mm） 节距 （mm）
0.75 0.90 至 0.65 1.5, 1.27
0.60 0.70 至 0.50 1.0
0.50 0.55 至 0.45 1.0, 0.8
0.45 0.50 至 0.40 1.0, 0.8, 0.75
0.40 0.45 至 0.35 0.8, 0.75, 0.65
0.30 0.35 至 0.25 0.8, 0.75, 0.65, 0.5
尽管并非强制，非对称焊球图形使得其在自动化方向检测方面有额外的优势。在原本对称的阵列中去除其中一
个位于角落的焊球为非对称图形的典型例子。
表 4-3 芯片尺寸 BGAs （DSBGAs）焊球直径大小
标称焊球直径 （mm） 公差范围 （mm） 节距 （mm）
0.25 0.28 至 0.22 0.4
0.20 0.22 至 0.18 0.3
0.15 0.17 至 0.13 0.25
4.3.2.1 连接盘图形设计
元器件基板的连接盘图形（用来连接焊球）和安装结构（如印制板）的连接盘图形
就其直径应该越接近越好。元器件制造厂商认为印制板连接盘或元器件上连接盘应该略小于焊球直径。连接盘
尺寸的减少量取决于原始焊球尺寸，这常用来确定连接盘的平均尺寸。在确定标称特征值之间关系时，应确定
连接盘尺寸最大实体条件（MMC）与最小实体条件（LMC）之间的制造余量，即当焊球直径大于等于 0.4mm 时，
制造余量为 0.1mm，当焊球直径小于 0.4mm 时，该余量也应相应减小。
表 4-4 提供了关于 BGA 连接盘图形的数据以及对应 9 种焊球直径的变化。
表 4-4 连接盘图形设计
标称焊球直径 （mm） 缩减 标称连接盘直径 （mm） 连接盘尺寸范围 （mm）
0.75 25 % 0.55 0.60 至 0.50
0.60 25 % 0.45 0.50 至 0.40
0.50 20 % 0.40 0.45 至 0.35
0.45 20 % 0.35 0.40 至 0.30
0.40 20 % 0.30 0.35 至 0.25
0.30 20 % 0.25 0.25 至 0.20
0.25 20 % 0.20 0.20 至 0.17
0.20 15 % 0.15 0.15 至 0.12
0.15 15 % 0.10 0.10 至 0.08
许多元器件制造商使用 SMD 连接盘（见 6.2.2）。在运用这项技术时，连接盘直径的标称值应该加上阻焊膜在
连接盘上的侵入距离（通常约 0.1mm）。阻焊膜开窗大小即为需要连接的焊球直径，不过实际的连接盘尺寸应
略大以适应 SMD 连接盘的概念。应该需要注意的是由于连接盘尺寸变大，布线密度相应地就减小了。
IPC-7095D-WAM1 CN2019 年 1 月
25
4.3.3 BGA 封装外形
BGA 的本体尺寸可分为两种外形系列：方形和矩形。
方形封装系列的尺寸范围为 4mm×4mm 至 50mm×50mm。对于密节距变化，封装尺寸以 1mm 递增。若尺寸
大于 21mm×21mm, 封装尺寸以 2mm 至 2.5mm 递增，且节距在通常范围之内。当封装尺寸大于 21mm×21mm
时，几乎没有密节距器件。
矩形 BGA 系列的尺寸范围为 4mm 至 50mm, 随着不同的应用而变化。相比于方形系列，矩形系列的变化更加
丰富。矩形尺寸通常没有固定的递进增量。该系列通常受到存储器应用的推动，并且在尺寸上密切遵循芯片尺
寸。矩形尺寸对小型化应用的特定系列通常是标准化的。节距小于等于 0.8mm 的密节距 BGA 元器件的本体尺
寸通常很少超过 21mm。
FBGA 是节距为 0.5mm 至 0.8mm 带有焊球的阵列封装，它有固定封装尺寸 D 和 E。D 尺寸是平行于球阵列的
主轴所量出的本体尺寸，而 E 尺寸是平行于球阵列次轴所量出的尺寸。FBGA 更像有固定尺寸的塑料和陶瓷
BGA 系列。尽管在外形尺寸上， FBGA 通常只比芯片大 20%，但它的外形不会随着芯片的每次收缩而改变。
DSBGA 是节距在 0.3mm 至 0.5mm 之间带有焊球的阵列封装，它具有不同封装尺寸“D”和“E”。DSBGA 采
用芯片的外形，通常将它制成矩形外形，广泛应用于闪存和动态随机存储（DRAM）器件。矩形芯片尺寸外形
的“D”和“E”尺寸会随着芯片的每次缩小而变化。
4.3.4 焊球尺寸关系
IC 趋向于较高引脚数以及较小封装外形，使得厂商能同时改进产品的功能和性能。整
个系统总变差需考虑三个主要问题：
1） 定位
2） 焊球公差
3） 基板公差
将这三种属性叠加在一起可得出最差情况分析；然而，当采用其它连接盘图形时，统计意义上的平均值用均方
根（RMS）值来确定。
表 4-5 帮助用户计算大范围 BGA 应用中的连接盘几何图形尺寸变差，它也显示了 9 种焊球尺寸中的任一个在
系统中的总变差。如前面所提到的，焊球触点直径标准的标称尺寸为 0.15mm、0.2mm、0.25mm、0.3mm、
0.4mm、0.45mm、0.5mm、0.6mm 以及 0.75mm。阵列封装的焊球触点尺寸会受到总体封装高度限制、焊球触
点节距以及预期的最大焊点可靠性的影响。
表
4-5 BGA 封装连接盘至焊球间尺寸计算 （mm）
连接盘尺寸
位置余量 焊球变差
焊球尺寸 较标称值减
少 % 变异余量 MMC LMC 标称值 MMC LMC
0.60 0.50 0.10 0.25 0.75 0.90 0.65 25 % 0.25
0.50 0.40 0.10 0.20 0.60 0.70 0.50 25 % 0.20
0.45 0.35 0.10 0.10 0.50 0.55 0.45 20 % 0.17
0.40 0.30 0.10 0.10 0.45 0.50 0.40 20 % 0.17
0.35 0.25 0.10 0.10 0.40 0.45 0.35 20 % 0.17
0.25 0.20 0.05 0.10 0.30 0.35 0.25 20 % 0.15
0.20 0.17 0.05 0.06 0.25 0.28 0.22 20 % 0.08
0.15 0.12 0.05 0.04 0.20 0.22 0.18 15 % 0.07
0.10 0.08 0.05 0.04 0.15 0.17 0.13 15 % 0.07
IPC-7095D-WAM1 CN 2019 年 1 月
26
4.3.5 叠装（PoP）BGA
PoP 创新技术正优先用
于大量系统级封装的（SiP）应用，并解决了空间限
制问题。用户厂商已经意识到如果半导体能够单独
预封装并在装联之前进行测试，那么复杂的混装技
术功能单元能以较高的良率和更为经济的方式进行
生产。PoP 应用最常见的解决方案是利用封装区域
按现有的 JEDEC FBGA 标准阵列封装格式进行设计
（见图 4-6）。因为单个封装体在转化为叠装前都进行
过完整的测试，所以叠加预封装芯片的风险较小。
决定是否在板级组装前或组装中进行封装间连接，
可能会受到制程中配置灵活性要求的影响。举例来说，底部封装由一个供应商提供，叠加封装的存储器则可由
一到三个其它供应商提供。这是因为存储器功能有很多渠道获得，且存储器测试也是有些特别。此外，可减轻
对总体拥有质量和可靠性的担忧。
逻辑器件供应商负责逻辑运算功能，存储器件制造商负责各自的存储器件，印制板组装厂仅需负责这两者的表
面贴装连接。这种替代性有两个好处，它允许用户可以指定多种变化（如不同的存储器功能、数据传输速率等
等）以及可适应第二家供应商。
4.3.6 共面性
SMT 的一个关键问题是触点共面性的局限。BGA 封装与其它引线框封装的 SMT 元器件的共
面性要求有很大不同。任何 BGA 的共面性是指元器件触点面高出底座面的距离。因此，简而言之不共面就是
当封装放置在完全平坦的平面时，最高触点与最低触点间的最大距离。该定义表示座落在印制板上的一个封装
至少有三个位置与印制板接触。
共面性公差定义了封装最高点到底座面的距离。此尺寸包括间隙高度、封装本体厚度和盖子厚度（若有）。测
量标准不包括附属物如散热片或其它元器件，但是集成的散热块不认作附属物。如果封装刚好是层压基板基
BGA，由于要适应较大基板并在公差内维持平面性相关的问题 , 预期会带来额外的共面性问题。这就是 PBGA
封装的共面性为何要求为 150
μ
m 的部分原因。大多数供应商希望 BGA 共面性的适用值大约为 200
μ
m，但是用
户则希望最大值不要超过 100
μ
m（见 4.6.2.6 和 4.8.4）。不同种类的 BGA 有不同的共面性要求。表 4-6 中提供
了已在 JEDEC 注册过的 BGA 外形的示例。
表 4-6 JEDEC 已登记的 BGA 外形示例
注册外形 封装类型 共面性
MO-151 PBGA 0.20 mm
MO-156/MO-157 CBGA 0.15 mm
MO-195 FBGA 0.08 mm
由于焊球金相结构不同，共面性的数值会随着 JEDEC 外形的不同而变化。在低温条件下共晶（熔点为
183°C）焊球在组装过程中会塌陷，因此它的共面性要求不会像高熔点焊球（熔点为 302°C）那样严格，因为
后者在组装过程中不会塌陷。
共面性可作为 SMT 连接能力的指标，但发生在再流焊过程中 BGA 的瞬态行为会影响 SMT 的贴装良率。因此
分别采用 JESD22-B108 和 JESD22-B112，接受 / 拒收指南应该同时考虑室温和高温下共面性的响应。在室温下
表现为不合格的器件可能会产生满足制造商测量指标的合格结果。
4.4 关于元器件封装形式的考量
JEDEC 关于 BGA 的设计指南中没有定义特定的材料和组装方法。针对不
同的应用，供应商之间会使用不同的基材。最可能的基底结构是增强型有机层压板，或为非增强型聚酰亚胺膜
或陶瓷。以陶瓷为基材的 BGA 封装通常由熔点为 302℃的非塌陷高温焊球（SnPb10）制成。
e
= 0.65 mm
0.50 mm
e
=
0.65 mm
0.80 mm
0.50 mm
IPC-7095d-4-6-cn
图 4-6 JEDEC 叠装元器件标准结构
来源：JEDEC 出版物 95-4.22