IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第10页

图 4-43 JEDEC 托 盘图形 ............................................. 32 图 5-1 典 型的 HDI 叠层 , 2 + 4 + 2 结构 ........................ 33 图 5-2 材 料 热膨胀比较 ............................................. 35 图 5-3 SSD 应 用基 本制 作 步骤 ...…

100%1 / 124
9.1.4 端子,不上锡 ................................................... 96
9.2 封装失效 ........................................................... 96
9.2.1 封装翘曲 ........................................................... 96
9.3 退润湿失效 ....................................................... 97
9.3.1 QF上的退润湿 ............................................... 97
9.4 点破裂失效 ................................................... 97
9.4.1 上的破裂 ................................................... 97
9.5 元器件失效 ....................................................... 98
9.5.1 元器件倾斜 ....................................................... 98
9.5.2 引线布局状况 ................................................... 98
9.5.3 焊接布局状况 ................................................... 99
9.5.4 锡量 ........................................................... 99
9.6 空洞 ................................................................. 100
9.6.1 X射线下的焊点空洞 .................................. 100
9.6.2 点空洞切片X .................................. 100
9.6.3 散热焊盘空洞
10 术语及缩写 ......................................................... 101
11 参考⽂献 ............................................................. 103
附录A ⾦相处理 ...................................................... 104
附录B 染⾊渗透试验 ............................................... 107
3-1 有底部端子的普通分立元器件 ................... 3
3-2
有底部端子的扁平引线型封装 ....... 4
3-3
有底部端子的小外形无引线型封装 ........... 4
3-4
有底部端子的LGA型封装 ........................... 4
3-5
QF横截 ............................................... 5
3-6
切割分离(a, b)BTC封装 ................................. 6
3-7
MLF封装厚度其它封装类型比较 ............... 6
3-8
BTC膜间隙 ....................................... 7
3-9
散热焊盘上分区图形设计图 ............... 7
3-10 议模板设计焊盘膏覆盖率
50-60(但是I/O
焊盘要100) ............. 8
4-1
BTC元器件 ................................... 9
4-2
单个LGA元器件底部 ....................................... 9
4-3
排引线框SO-QF封装组装模式 .... 10
4-4
通多排QF封装组装模式 ......................... 10
4-5
SOQF封装的端子布局 ................. 10
4-6 对单SOQF JEDEC所定义的
封装 ......................................................... 11
4-7
SOQF封装各端子设计 .............. 12
4-8 偶数端子布局 ..................................... 12
4-9 QF封装端子空缺方案 ......................... 13
4-10 边角端子与外露散热 ................................. 13
4-11 细间距双排QF(无
引线)封装 ..................... 14
4-12 QF双排封装 (顶视图和侧视图) ................ 14
4-13 外排和内端子各种布局 ............................. 15
4-14 双排端子布局 ................................................. 15
4-15 用于确定封装元器件的向及A1B1
端子的位置的外露DAP上的缺口 ................. 16
4-16 两排和三QF封装图 ............................. 16
4-17
双排端子各种布局 ................................. 17
4-18
本三端子各种布局 ................................. 17
4-19
触脚几尺寸 ..................................... 17
4-20
QF封装形图 ..................................... 18
4-21
第一引脚位置 ......................................... 18
4-22
BTC多种封装结构 ......................................... 18
4-23 QF
芯片粘贴面,镍钯金
处理引线框 ................................................. 19
4-24 QF引线框保护膜
焊盘面 ............................................................. 19
4-25
使用切割分离QF ................................. 20
4-26
引线框布局 ............................................. 20
4-27
使用压分离QF ................................. 21
4-28 压分离切割分离比较金线
项图 ..................................................... 21
4-29 半蚀刻触脚全蚀刻不内
触脚布局 ......................................... 22
4-30
镀层结构比较 ................................................. 24
4-31
QF定制位置的 ..................................... 24
4-32
LGA印制板底 ......................................... 25
4-33
LGA印制板顶视 ......................................... 25
4-34
使用切割分离方式基于基材BTC ......... 25
4-35
Amkor28I/O引线框
®
封装 ..................... 27
4-36 Fairchild MLP散热增强SO
为开关电源开发 ......................................... 27
4-37 Intersil形无引线引线
框模封( MLFP) ............................................. 28
4-38
JEDEC MO-220封装 .............................. 28
4-39
QF触脚设计 ............................................. 29
4-40 元器件的LFCSP™(引线框芯
封装) ....................................................... 30
4-41
国国公司LLP(无引线封装) ...... 30
4-42
型的LLCLFCSP详细外 ...................... 30
20113 IPC-7093-C
vii
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
4-43 JEDEC盘图形 ............................................. 32
5-1 型的HDI叠层2+4+2结构 ........................ 33
5-2 热膨胀比较 ............................................. 35
5-3 SSD用基本制步骤 .................................. 39
5-4 SSD过程步骤 .................................................. 40
5-5 通孔焊盘无和有侵入
比较 ............................................................. 42
5-6 面和通孔保护 ............................. 42
5-7 通孔保护模式 ............................................. 44
5-8 金属芯板结构 ......................................... 45
5-9 类型VII填充再金属化覆盖 ................... 46
5-10 无焊接连接技术电路开发 ..................... 46
6-1 底部端子元器件BTC ............................. 47
6-2 QF底部端子元器件引线框
................. 48
6-3 和不内结构比较 ................................. 49
6-4 焊盘图形和DAP散热焊盘布局指 ............. 49
6-5 6 I/O SO通外形图形 ............................... 50
6-6 JEDEC 6 I/O SO封装推荐焊盘图形 .......... 50
6-7 QF元器件和焊盘图形组合图 ..................... 50
6-8 部、部、填充定义 ......................... 51
6-9 和不内封装形和焊盘图形,
散热焊盘布局比较 ..................................... 54
6-10 SO 0.5mm间距6端子,带散热焊盘 ....... 55
6-11 DAPPCB ............................. 55
6-12 θ
JA
vs. 量的影响, 散热通孔直径
分布9x9mm7x7mm
散热焊盘的36 I/O QF芯片尺寸 ............. 56
6-13 选阻膜变化比较 ..................................... 56
6-14 (A)0.5mm间距元器件,(B)0.4mm
间距元器件周连接盘的 ................. 56
6-15 型的BTC ..................................... 57
6-16 封装上散热孔量对封装热性
影响 ............................................................. 58
6-17 7x7mm48引线10x10mm68引线
封装的PCB散热焊盘和导通孔排 ............. 58
6-18 80%规则与标准网格
布线改
比较 ............................................................. 58
6-19 空洞散热性能的影响 ................................. 60
6-20 X散热焊盘上的空洞 .................. 60
6-21 侵入型导通孔焊料PCB底部 ............. 61
7-1 底部端子元器件焊盘图形 ............. 63
7-2 底部端子元器件不焊盘图形 ............. 63
7-3 锡与非搪BTC及导
............................................................. 64
7-4 PCB焊盘导致纯锡表面处理不能
与锡混合的 ................................. 64
7-5 通用模厚度推荐孔尺寸 ......................... 66
7-6 7x7mm10x10mm BTC元器件散热
板设计 ..................................................... 66
7-7 板开 ............................................. 66
7-8 评估再流前大可接受偏移 ......................... 67
7-9 金属轮廓分明的焊盘焊 ............................. 68
7-10 /铅焊料再流曲线 ................................... 70
7-11 SAC焊料再流曲线 ............................. 70
7-12 SAC金流动特 ......................................... 72
7-13 组装触脚DAP点外形对 ..... 73
7-14 技术检测焊的X光影 .................. 74
7-15 处理后典型的X光影 .................................. 74
7-16 线合到
引线框X-RAY ......................... 74
7-17 音断 ..................................... 75
7-18 型的散热平空洞 ..................................... 77
7-19 已堵塞散热通孔上的焊
分区与焊膏点的对 ................................. 78
7-20 膏分区和焊膏点空洞
X-RAY ..................................................... 78
7-21 方法:分区()对() ......... 79
7-22 膏分区对焊膏点-空洞 ................... 79
7-23 浸渍和目视检查 ............................................. 80
7-24 过程测试 ................................................. 80
7-25
焊料至液态BTC在焊料重新凝
固前 ......................................................... 82
7-26 BTC焊接位置焊料清除 ................................. 82
7-27 光蚀刻模板开孔几何形 ................. 82
7-28 板上窗格图形 ..................................... 83
7-29 到元器件上的金属模 ..... 83
7-30 BTC元器件被夹持在 ................. 83
7-31
板开转移BTC的底面上 ......... 83
7-32
型的涂系 ............................................. 84
7-33
运用模板的焊料凸起方法 ............................. 84
7-34
PCB板对 ............................................. 85
7-35
凸起元器件
置并再流 ................................. 85
8-1
向上电凸起 ................................................. 87
8-2
温度冲击QF点裂 ............................. 87
8-3 7mm BTC封装,焊盘尺寸寿命
影响 ............................................................. 88
8-4
有可湿润侧面的QF ................................. 88
8-5
示在劳时板结 ..... 89
IPC-7093-C 20113
viii
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
8-6 CTE匹配形成 ............................. 91
8-7 结构累积损伤作用示意图 ............. 93
8-8 1000次循环CTE匹配引
点裂 ......................................................... 94
9-1 可接QF端子光学
板子焊盘设计超出封装,焊料
应该存 ..................................................... 95
9-2 可接QF端子光学。目
填充应该至少达到端子75% ........... 95
9-3 量不BTC横截面焊
开路 ................................................................. 95
9-4 量不,在1000次循环
BTC横截面可靠性失效 ................................. 95
9-5 LGA封装焊盘不上锡 ..................................... 96
9-6 3-D X-RAYQF上的不润湿 ......... 96
9-7 不可接QF端子光学
焊料高度有限,焊开路可
封装也浮在焊盘上面 ..................................... 96
9-8 QF横截面焊开路图因是
料到QF底部焊盘不润湿 ............................. 96
9-9 边角点失效LGA横截面,焊膏流
向封装焊盘 ..................................................... 96
9-10 15x15mm BTC翘曲 ................................ 96
9-11 再流
QF散热焊盘有
润湿 ............................................................. 97
9-12 在印再流QF散热焊盘退润湿 ..... 97
9-13 QF缺陷状况示焊
的焊料不 ..................................................... 97
9-14 温度冲击QF点裂 ......................... 97
9-15 倾斜BTC致左边高度方向连接
开路 ............................................................. 98
9-16 倾斜BTC致右焊接高度 ............. 98
9-17 BTS元器件全引线选 .................................. 98
9-18 BTS元器件半蚀刻引线选 .......................... 98
9-19 于侧润湿引起少焊料填充 ............. 99
9-20 底部端子元器件面焊料
填充铜引
线润湿 ................................................. 99
9-21 焊料量加引焊料堆积 ............................. 99
9-22 底部端子元器件无面焊料填充 ................. 99
9-23 QF的目标件,表为焊
点空洞级别可接,所有焊
再流 ........................................................... 100
9-24 QF可接件,示焊
空洞级别增但良不需采取措 ....... 100
9-25 有大BTC元器件。冲击
试后此焊有任何 ........................... 100
9-26 16引脚
QF其引线
散热焊盘空洞可接
不需采取措 ............................................... 100
9-27 空洞级别增30上的QF元器件,
可能在可靠性问题 ................................... 100
9-28 QF可接件,示焊
空洞级别增不需采取措 ........... 100
B1-1 在元器件除后BTC元器件()
PCB() ................................................... 108
表格
3-1
BTC元器件的总经营成本 ............................... 7
4-1
QFDF ............................................... 9
4-2
SOQF的各端子 ......................... 13
4-3
体外形和大端子 ................................. 15
4-4
引线框封装缺陷失效模式 ......................... 23
4-5
用于金属引线框镀方式 ............................. 23
4-6
基于基材封装的缺陷失效模式 ................. 26
4-7
QF封装形和输入/ ................... 29
4-8
触点间距度变化 ..................................... 31
4-9
LLCLFCSP元器件的 .................. 31
5-1
介质料的环境 ......................... 34
5-2
板子表面处理的主要属性 ..................... 37
5-3
通孔填充/对表面处理的工艺评估 ... 43
6-1
扁平引线,形成的焊目标 ..... 51
6-2
封装和焊盘图形(内和不内)尺寸 ......... 52
6-3
机械属性号说明 ............................. 55
6-4
触点间距度变化 ..................................... 57
7-1
小比较 ................................................. 65
7-2
(63/37)再流曲线 ....... 69
7-3 (SnPb)和锡银铜(SAC)再流
线比较 ............................................................. 69
7-4
型的无SAC305SAC405
再流曲线....................................................... 71
7-5
BTC散热/地平空洞标准 ............... 78
8-1
使用环境加速测试 ............................. 86
8-2
料的热膨胀系数 ................................. 90
8-3
高度(连接) ......................................... 91
A1-1
用于金属间化蚀刻剂 ........... 106
20113 IPC-7093-C
ix
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---