IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第18页

半 部 分外露 在封装本 体 的 侧 面。图 3-6 显 示了 这 些 封装结构的 差异 。 BTC 封装的 最 大的 优点 之 一 就 是它 的 厚度 。 移 动 产品 应 用比如 手 机 、 掌 上型 或 膝 上型 产品 ,元 器件的 重 量和 厚度变 得 越 来 越重 要。 BTC 封装 比其它 表面贴装元器件 更 可能达 到 更薄 的 厚 度 。图 3-7 显 示了各 种 元器件封装的 相 对封装 厚 度 。 MLF 封装 比传…

100%1 / 124
引线封装有非常柔韧引线
尺寸的无引线的元器件有的焊
靠性寿命换句话BTC封装不同的,
环境时,表 的焊寿
是因引线封装
料和基材间热膨胀系数不一力和
BTC封装都有一个铜材引线框,同
外露于封装表面底部的芯片连接盘来
散热芯片连接盘接焊接到板上,可
一个有散热通道种散热加
过向下 或由导电型芯片附着料电气连
接,使得有定的接面。但是种散
焊盘有可能大的空洞甚至
严格制,会导个封装元器件漂浮
BTC封装有两种分割方式:压分离切割分
封装组装阶段模带
分离而成。切割封装以阵组装的,在
切割分离成单的元器件,3-
5两种分离方式润湿表面处理
端子切口
切割分离:全引线
装和引线封装。全引线封装有引线厚
度外露在封装本体侧面,而引线封装底部
半蚀刻底部引线框,导引线厚度的上
䠁㓯
⁑ሱॆਸ⢙
অњݳԦ䇮䇑Āߢ঻ā
0$3䇮䇑Ā࠷ࢢā
㣟⡷㋈䍤ᶀᯉ 䬦䭰ቲ
䬌ᕅ㓯Ṷ
ੁл䭞ਸ
ཆ䵢㣟⡷䘎᧕ⴈ
᧕ൠ䭞ਸ
ᓅ䜘㺘䶒ਟ✺४
䠁㓯
⁑ሱॆਸ⢙ 㣟⡷㋈䍤ᶀᯉ
䭽䫟䭰ቲ
䬌ᕅ㓯Ṷ
ੁл䭞ਸ
ཆ䵢㣟⡷䘎᧕ⴈ
᧕ൠ䭞ਸ
ᓅ䜘㺘䶒ਟ✺४
㣟⡷
㣟⡷
IPC-7093-3-5-cn
3-5 典型QF横截⾯
20113 IPC-7093-C
5
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
分外露在封装本面。图3-6示了
封装结构的差异
BTC封装的大的优点是它厚度
产品用比如上型上型产品,元
器件的量和厚度变越重要。BTC封装
比其它表面贴装元器件 可能达更薄
。图3-7示了各元器件封装的对封装
MLF封装比传SMT封装厚度更薄
引线和焊允许的封
厚度
更好的电气和散热性能。封装高度
成在焊留困难
这些剂是的,在可能
同时要求PCB和封装本 非常扁平
达到连,大焊开路的可能
封装高度非常低,在更严环境下焊
的可靠性可能会问题点
3.4 总经营成本 封装成本BTC广泛使用
的关键驱动力。然而,成本封装不可能
即转为总
组装成本,封装方式
在组装、检验面提出了挑战
实际上,期工艺设计的最终组装的总
成本有影响常见的会计制度只踪厂
成本而不踪厂成本。量和奖励
最低,而
的制过程和产品期可靠性含的
成本。此,过付出大量精力到期工程
谨慎考虑定,
任,
元器件的选择封装设计、焊设计、板
子设计和设计验证者必须会到
部件成本面组成,包
器件的成本、来料检验、组装、测试最终
这些决将直影响产品的可靠性。下表3-
1列出了总经营成本的要组成。
3.5 QF类型BTC封装的设计和组装过程注意
事项 焊盘图形设计和板设计是预同个封
装开路和失效的关键手BTC
D࠷ࢢ࠶⿫ˈޘᕅ㓯 E࠷ࢢ࠶⿫ˈᕅ㓯޵㕙
IPC-7093-3-6-cn
3-6 切割分离(a, b)BTC封装
MQFP
3.93 mm
MQFP
2.33 mm
LQFP
TSOP
1.6 mm
SOIC
CABGA
SO/8C
TSOP
TQFP
1.2 mm
TSSOP
1.1 mm
MLF
ሱ㻵儈ᓖ∄䖳
0.9 mm
0.8 mm
0.6 mm
IPC-7093-3-7-cn
3-7 MLF封装厚度与其它封装类型⽐较
IPC-7093-C 20113
6
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
要求大的电源/焊盘和的信焊盘,
这就要对信焊盘加模板开
路,与此同时,对电源/焊盘要大大小模
板开防挤焊料路。
3-8示了焊接盘图形设计的南。焊盘要
引线大。焊盘图形应该超出封装引线
封装底部的引线板开孔尺寸必须
要与焊盘图形的尺寸间隙时,要
使用阻以将焊料在焊盘图形内,3-
8所示。
BTC封装来板开
设计不仅对于预
开路和的,对于预BTC封装漂浮
常见现象也要的。
实际情况是BTC封装与其它类型的表面贴装元
器件一使用,包BGAPQFP必须
板子上小间距的元器件来选择焊料粉末
尺寸具体的封装可能可能不BTC
封装。BTC的焊膏厚度一个关,焊
太少或很可能成焊开路,但是
过量的焊元器件的漂浮。为了防止
焊接过程中元器件的漂浮,焊
沉积厚度(特
间散热焊盘上的焊膏厚度)应该不能过
3-9板的设计方法,可达到散热焊盘面
5060覆盖
议模板的设计能提散热焊盘5060
膏覆盖 及对输入/ 出焊盘100膏覆
。图3-10示了这样板设计,使得焊
地平面不要覆盖,而焊外围输入/
出焊盘达到100%覆盖
焊盘图形设计应该允许封装引线超出封装
以便
AOI视检查。要住重要一
点是端子填充是要求的,封装
方式是切割成型的,有外露而未镀处
理切口,不可能形成定一填充。焊
盘图形伸应该一个再流后焊料在BTC
3-1 BTC元器件的总经营成本
成本来源 影响
来料检验
来料检验信心关,信心考虑可能到的缺陷解决的成本。一个
的过程,但产品退回毁掉意。
元器件封装设计
为了成本和可靠性目标,要的经验法选择和设计最低成本的封装。在设计限制内,
引线数量要求和在可容间距下的要求。在某些情下,出于改进产品成本和可靠性,可能
需要考虑改产品
点是产品靠性。焊料的和成形对BTC组装的良率和可靠性是的。芯片连接盘
(DAP)一直被一个很重要的要为有果没有焊接到位会靠性
PCB板设计 料的选择布局和焊盘图形设计要的,可影响PCB的成本、组装良率和可靠性
组装方法
组装工艺有步骤,包、元器件贴装、再流焊接和。在工艺过程得到很好制的下,
成本
总成本分比则将占据大成本。在某些情下,使用BTC封装元器件需要
工艺设了一成本,改进产品良率总成本。
测试&检测
不可能检查产品的内部量时,测试检验常被保证制程制。这样某些级别检查X-RAY
测试验证组装量。组装有可焊BTC元器件经表需要提升改进再流后检测能力。
BTC元器件
步骤不能确保可焊的。要求供应商生有可焊BTC可能要
或临点流再流检查会导致终客户降信任而升总成本。
靠性
的设计保证靠性成本。设计的可靠性是一个的过程,表主要的
成本。然而失效,特别现场失效会对成本生更大的影响
3-8 BTC阻焊膜间隙参考
䱫✺㟌
%7&ᕅ㓯
%7&ᕅ㓯
✺ⴈമᖒ
IPC-7093-3-9-cn
3-9 散热焊盘上模板分区图形设计图例
ᮓ✝✺ⴈཆᖒ
✺㞿ঠࡧᔰᆄ
20113 IPC-7093-C
7
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---