IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第26页

双排 QF 封装有对 称或 不对 称 端子图形。端子 A1 标示 符须 标 识 于外 形图 纸 所 指 示的 区 域 内。 顶 部端子 A1 标示 符 可为 模 封 或 标 记 特 征 。在底 部 区 域 可 选 的标示 符 有 模 封、标 记 或 金属 标示 符 。 关 于 “ 很薄 ” 和 “ 极薄 ” 的封装描述，元器件 总 高度测 量 从 座落 平 面(主 基材 表面) 算 起 。 很 薄 ( V )版本 最 高尺寸 1.00…

100%1 / 124
4.2.3.3 SO/QF端⼦间隔和尺⼨ 尺寸“b”
表示外露在封装底部表面的金属端子宽度(包括
引线表面处理)。端子宽度(b)会随着间距尺寸
收窄而改变，如表4-2。
端子长度(L)从塑 料本体 的 边 缘开始测量。
JEDEC4.8指 南中允许有 两 个可选 长度尺寸，
分别为“短脚”和“长脚”。当“L”标称值为
0.35-0.45mm时，端子被分 类为“短脚”。当标
称 值“L
”是0.50-0.60mm时，端子被分 类为
“长脚”。
关于触点间距，虽然在标准指南中包含有六种变
化，但市场上大部分产品都是0.65mm或0.50mm
间距。0.40mm间距的元器件也 可 供给限制适
用，但它们在后 续 组装时需要非常严格地控
制。
4.2.4 JEDEC 95号出版物设计指南4.23 这份
JEDEC设计指南适用于冲压分离、细间距、方
形、很薄和超薄的外形，基于引线框、无引线
方形双排错列封装(散热增强可作为选项)。如
图4-11中的例子显
示了带有或没有可选芯片外露
焊盘的双排或三排QF。
QF被描述为沿着封装本体底部四周边缘带有
金属端子的塑 料 半 导 体 封装。如已述，因为
端子和塑料本体底部齐平，这些封装被认为是
“底部端子元器件”或“无引线”。这一封装在
封装底部表面四周的所有边缘有两排端子 (见图
4-12)。
മֻ$ മֻ% മֻ&
IPC-7093-4-9-cn
图4-9 单排QF封装端⼦空缺⽅案
IPC-7093-4-10-cn
图4-10 边⾓端⼦与外露散热器
6
123
18
表4-2 SO和QF的各种端⼦宽度
触点间距 端⼦宽度(b)
b
L
1.27 0.30 0.40 0.50
1.00 0.30 0.40 0.45
0.80 0.25 0.30 0.35
0.65 0.25 0.30 0.35
0.50 0.18 0.25 0.30
0.40 0.15 0.20 0.25
2011年3月 IPC-7093-C
13
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
双排QF封装有对称或不对称端子图形。端子
A1标示符须标识于外形图纸所指示的区域内。
顶部端子A1标示符可为模封或标记特征。在底
部区域可选的标示符有模封、标记或金属标示
符。
关于“很薄”和“极薄”的封装描述，元器件
总高度测量从座落平面(主基材表面)算起。很
薄(V)版本最高尺寸1.00mm，而极薄(W)封装
结构有0.8mm的高度极限。标准正方形本体尺寸
从5.0mm到12.00mm，
每级递增1.0mm。根据触
点间距(0.50mm或0.60mm)，在两排配置中布局
最大可能的端子数量(见表4-3)。
尺寸“D”和“E”增量小于1.0mm的外形可能
被列为“独特”外形。这些外形应该用到很多
算法和尺寸(在这一指南中有说明)来确保生产
过程中的可预见性。
IPC-7093-4-11-cn
图4-11 细间距双排QF(⽆引线)封装
IPC-7093-4-12-cn
图4-12 QF双排封装 (顶视图和侧视图)
ㄟᆀ$%ḷ䇠४ฏ
ח㿶മ
亦㿶മ
ส߶䶒
IPC-7093-C 2011年3月
14
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
端子空缺是允许的，但仅限于以下几种情况下：
1. 在封装每条边上端子空缺图形是一致的。
2. 应该注明非对称变化作为单独的机械外形变
化，包括端子空缺图。
关于端子布局的变化，端子根据奇数排间距或
偶数排间距来定义。说明详见图4-13。
JEDEC设计指南解释了控制整个端子图形(bbb)
位置的公差(关于基准A和B)不能超过0.10mm。
并且对于每个端子来说，此公差带的中心由与基
准线A或B密切相关的基本尺寸“eT”来决定。
控制塑料本体侧面位置的双侧外形公差(aaa)不
能超过0.1mm。外形区域中心由基础尺寸D和E
定义。对0.50mm间距端子来说，两个相邻排列
端子之间的中心线与中心线的间距(eR)是0.65
mm。对0.65mm间距端子来说，中心线间距规定
为0.75mm。外露在封装底部表面的金属端子(包
括引线表面处理)的标称长度(L)是0.40mm，最
大公差为0.10mm，如图4-14所示。内部端子顶
部与散热器最小间隔或位于封装边角端子之间
的最小间隔是0.20mm。
表4-3 本体外形和最⼤端⼦数
本体外形
不同间距端⼦数
0.65mm 0.50 mm
5.00×5.00 36 52
6.00×6.00 44 68
7.00×7.00 60 84
8.00×8.00 76 100
9.00×9.00 84 116
10.00×10.00 100 132
11.00×11.00 108 148
12.00×12.00 124 164
运用已建立公式计算出的最大端子数
IPC-7093-4-13-cn
图4-13 外排和内排端⼦各种布局
ส߶$ᡆ%
޵ᧂㄟᆀཤ䜘
ཆᧂㄟᆀཤ䜘
IPC-7093-4-14-cn
图4-14 双排端⼦布局
L
eT
eR
全R(可选)
符号
eT 0.65基础或0.50基础
eR 0.75基础或0.65基础
L 0.30最小-0.40最大
b 0.18最小-0.30最大
尺寸(mm)
2011年3月 IPC-7093-C
15
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---