IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第42页

LLC 和 LFCSP 除 了封装 小外 形和 低 外 形, 还 拥 有 低 热阻 和 低 电气 寄生 。 4.6.2.2 封装 公差 针 对 这 一封装 系 列的 JEDEC 设计 指 南标准 适 用于 可 选散热 增强 的封装和各 种高度外 形和 间距 。 这 一封装在封装底部表面 的 4 个 边 缘 都有端子。 LLP 和 LFCSP 可能 是方 形 和 矩 形本 体外 形, 以 及有对 称或非 对 称 端子图 形,封装版本 也 …

100%1 / 124
芯片厚度:250μm±50μm (特别应更薄)
镀层:锡、锡镍钯(电镀金)
记:
引线框:铜
芯片粘导电树脂
线:25μm
物:铅/绿色
4.6.2 LLC™LFCSP™元器件详细说明
元器件公司的LLC国国公司的
LFCSPBTC封装模式下,
铜引线框基材线连接、
芯片QF
4.6.2.1 元器件说明 LLCLFCSP封装有
厚度选择0.8mm最常厚度一封装
选择较小0.6mm厚度。周 输入/出盘
封装。与 PCB板的电气接触是通
封装底部的周焊盘和外露焊盘连接PCB
实现的。4-40说明了焊接外露散热焊盘到
PCB 过此焊接 量能有效地封装
向下线和导电型芯片粘料提供稳定的
电气接连接。线使用金线。周焊盘与
散热焊盘表面
处理使用100%锡电(锡
)。封装最终组装时或从带分割
而成。引线框半蚀刻对周焊盘
芯片散热焊盘的定特一封装
湿度等级(MSL)3(MSL等级
IPC/JEDEC J-STD-020)。
端子接触:
触脚焊盘(焊接盘)在外围排分布这取
于具体引线数量和本体尺寸
某些特定的,封装结构通用的电源和/
地引线
所有接触脚 焊料,便表面贴装
工。
底部端子QF封装列(JEDEC MO-220)使芯
片速度增强热阻抗降,并小外形,
减少了组装对电路板面的需求。小尺寸
常低形,4-41所示,使一封装
于小尺寸电子产品例如动电
器和PDAPCB板上。
IPC-7093-4-39-cn
4-39 QF触脚设计
e
e/2
L
L1
5
(可作成倒角)
端子头部
4-7 典型QF封装外形和输⼊/
本体尺⼨(mm)
QF引线
0.80.650.50.4mm
DF/SO引线
1.270.950.5mm
排引线
0.5mm
<2×2(仅使用切割) 4 / 6 / 8
2×3 6 / 8
3×34/ 8 / 10 / 12 / 16 8 / 10
4×412/ 16 / 20 / 24 / 28 --
5×516/ 20 / 28 / 32 / 36 44 / 52
6×536 8
6×620/ 28 / 36 / 40 / 48 60 / 68
7×728/ 32 / 44 / 48 / 56 76 / 84
8×832/
40 / 52 / 56 / 68 92 / 100
9×936/ 44 / 60 / 64 / 76 108 / 116
10×10 44 / 52 / 68 / 72 / 88 124 / 132
11×11 --140 / 148
12×12 48 / 60 / 84 / 88 / 100 156 / 164
20113 IPC-7093-C
29
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
LLCLFCSP了封装小外形和形,
热阻电气寄生
4.6.2.2 封装公差 一封装列的JEDEC
设计南标准用于选散热增强的封装和各
种高度外形和间距一封装在封装底部表面
4都有端子。LLPLFCSP可能是方
形本体外形,及有对称或非端子图
形,封装版本边角的端子置成与
引线45的。封装形的尺寸1.00mm
12.00mm0.5mm。图4-42所示的
说明了开发焊盘图形和散热焊盘时
主要尺寸
IPC-7093-4-40-cn
4-40 元器件的LFCSP™(引线框芯⽚级封装)
芯片连接盘
金线
模封化合物
外露散热焊盘
第一引脚
周围输入/输出盘(引线)
IPC-7093-4-41-cn
4-41 美国国家半导体公司LLP(⽆引线封装)
IPC-7093-4-42-cn
4-42 典型的LLCLFCSP详细外形
第一引脚标识符
顶视图
E
BSC
D
BSC
1
48
12
13
37
36
24
25
E2
L
引线间距
5.50
REF
第一引脚标识符
0.25 MI
Source: Analog Devices
N
外露焊盘
(底视图)
A
b
IPC-7093-C 20113
30
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
在封装底部外露金属端子(包引线表面
处理)4-8
在封装 形图 元器件
形公,要基于
件(MMC)和小材件(LMC)。
4.6.2.3 RoHSWEEE标准,
改变模某些情改变芯片粘
料。
的版本,封装合在需要高温
的无金再流焊下焊接。4-9所示的资
是典的元器件封装料,列出在LLCLFCSP
申报中。
RoHS 料集,
有能铅再流焊的高温件下焊接
255°C(+5/-0°C)。多数公司在LFCSP
装中提了无铅引线表面处理Sn85Pb15
100%Sn(锡焊接),以去 这些封装类型中
其它材料元
引线框镀层 Ag()
外引线框镀层 Sn(锡)
线 Au()
芯片成份元 Si()
尽管没元器件为无产品
会在包装上标空间允许,无
会标已转的元器件上。
4.7 封装和搬运 产线高效自动组装
设计,BTC元器件标准置发
基材上的QF产品BTC元器件以管、可
叠式JEDEC盘(图4-43)
SO
(DF)元器件常以管带方式
JEDEC标准的搬运盘总尺寸135.9mm
×322.6mm,元器件以行置。基于半
形, 位图形 定成标准的形
尽管放置在盘中的元器件出
包装”缠绕用于模盘的质必须
外露在周环境的元器件容易受潮而需要
烘烤规格详细信息,JEDEC95
出版设计4.10
所有包装输采防静安全材料。
这些元器件设计为可环境是:
湿敏等级JEDEC Level 1*特85°C/85%168
加速测试HAST 130°C/85%RH96
温度循环 -65°C/+150°C1000循环
温度/湿度85°C/85%RH1000
高温储藏150°C1000
4-8 触点变化
触点
端⼦尺⼨
⼩标称最
0.65 0.25 0.30 0.35
0.50 0.18 0.25 0.30
0.40 0.15 0.20 0.25
4-9 LLCLFCSP元器件的
种类 含量
SiO2填充材
苯酚树脂
炭黑
86.9
12.8
0.3
芯片粘
树脂
金属化物
固化物
γ-丁
73.4%
18.35%
2.75%
2.75%
2.75%
引线框
97.5
2.35
0.12
0.03
20113 IPC-7093-C
31
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---