IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第88页

部分。在切割和打磨过程中要必须小心，确保要分析的区域没有改变或受破坏。为了切片良好，样品应该用树脂模封，以减缓样品在剖切过程中的剥落或破坏。如果感兴趣的区域需要精磨，那么剖切样品时应该离感兴趣区域界面有合理距离，留有足够的距离是为了对界面进行精磨。某些情况下，需要…

分辨率降到大约25mm的间隙。单个点观察叫

做a-SAM，线扫描叫做b-SAM，面积扫描叫做

c-SAM。

7.4.3 BTC 间隙⾼度测量 BTC间隙高度的测

量对制程控制非常重要，应该在制程开发和后

续的制程确认时检查。厚薄规提供了一种非破

坏的方法，用来确定BTC再流焊接后大约的间

隙高度。可用厚薄规测量再流焊后每个边角的

高度，综合的结果可以用来确定平均间隙高

度。这种方法没有切片那么精确，但是它成本

低且是非破坏性的。操作员不要用力试图将厚

薄规塞到元器件下面，这样做有可能会导致焊

点破裂。

厚薄规测量方法要求BTC周边有足够的空间以

便于它无限制进出。BTC的间隙高度能表明焊

点再流是否完全且均匀。由于每种封装都有其

自身的间隙高度特征，用户应该开发一个零件

组装温度曲线，以确保厚薄规的应用。

7.4.4 光学检查

内窥视检查是一种光学检查

方法，可以在一个小而狭窄的区域目视检查微

小物体。这种技术已适应且应用于BTC焊点的

检查。增加局部基准点也有助于识别BTC元器

件贴装的精确位置。

BTC焊点可以通过各种不同的关键特征来检验

和分析，例如：

• 整体焊点品质－良好润湿的迹象

• 焊点形状－再流良好的迹象

• 焊点表面纹理－光滑对不规则

的总体对比

• 焊点整体的外观－助焊剂残留等

• 焊点缺陷－焊接短路、开路、冷焊

内窥检查技术最适合检验只有BTC外排引线的

焊点。该技术的局限性是不能有相同质量水平

和清晰度来检查内排焊点。某些时候有可能关

注内部焊点，但细节显示的程度无法与外排引

线一样。

7.4.5 破坏性分析⽅式如果用来鉴定失效的

非破坏性方法不能成功地得到失效的原

因时，

那么就可能使用破坏性分析技术。这种分析技

术将导致分析后组件不能使用，但失效原因一

旦被确定，这些信息可用来实施纠正措施消除

问题。

7.4.5.1 切⽚如果非破坏性方法无法鉴定异常

原因，就有必要使用破坏性方法来切割问题区

域。一种传统失效分析方法是切片，使操作者

能分析元器件、基材和焊点的特定剖面。

如果同一个元器件有一个以上的可疑区域，就

要确定是否能相继得到这些区

域的剖面。如果

不能，要根据发现问题的可能性决定顺序，或对

多个元器件进行分析。

再者，如果问题区域是大组件的一部分，就必

须将它从大组件上切割成一个更容易控制的小

IPC-7093-7-17-cn

图7-17 扫描声⾳断层摄影术

- 应用区

T - 传感器

- 超声波

脉冲输入

样品

液体

脉冲反射

2011年3月 IPC-7093-C

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 17:57:03 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---

部分。在切割和打磨过程中要必须小心，确保

要分析的区域没有改变或受破坏。

为了切片良好，样品应该用树脂模封，以减缓

样品在剖切过程中的剥落或破坏。如果感兴趣

的区域需要精磨，那么剖切样品时应该离感兴

趣区域界面有合理距离，留有足够的距离是为

了对界面进行精磨。

某些情况下，需要对整个元器件研磨和查看各

个不同界面的完整性

。在组装过程中常见的失

效现象为开路，可利用切片作分析。这种开路

可能发生在焊点界面，见附录A，有进行切片的

详细说明。

7.4.5.2 染料渗透试验染料渗透方式可应用于

制程建立和失效分析期间，侦测焊点锡裂、润

湿不良以及封装分层。在这个过程中，样品是

沉浸在低粘度液体染料中，这些染料会渗透大

部分裂缝、分层区或开窗的空洞内，然后将样

品元器件分离并检查在焊点或材料界面

是否有

染料存在。

如果使用的是荧光染料，那么样品就要在紫外

线(UV)下检验。该染料可增强在其它情况下难

以检测到的瑕疵的可视度。在焊盘上有染料存

在，表示焊盘润湿不好，可以用来预估焊盘润

湿不良的比例；如果裂缝太窄会引起染料无法

完全进入，因为染料液体表面的张力有阻碍作

用。详细的染色渗透试验指导详

见附录B。

7.5 测试和产品验证测试方法将根据组件的

复杂性和产品的应用而变化。在原型和试生产

初始阶段，需要大量数据以便对特定的组装制

程进行优化。一个好的设计会从一些测试程序

中得到反馈，以此来改善工艺。

7.5.1 电⽓测试如果机械探针网络连接受限

或不可行，可能需要电气测试采用边界扫描来

验证焊点的完整性。与BGA测试类似，如果存

在一个导体或导通孔作为测试点，

BTC元器件

也可以使用探针进行测试。电气测试是用来评

价电子组件的功能。有两种常用的电气测试方

法：线路测试(ICT)和功能测试(FT)。

ICT使用专用的针床治具探测整个组件。这种测

试方法用于探测由过程引起的不良，也可以隔

离大多数无功能的元器件。ICT发现的不良包括

桥接、开路、元器件极性错误、错件、元器件

无功能和导体短路。

另外一个方法就是在组装线末端附近放

置一台

低成本的ICT，当作制造不良分析器(MDA)使

用。在元器件安装和焊接好后可以立即测试板

子，这样问题可以迅速反馈回制造过程，因此

可以在生产组装过程中采取纠正措施。

ICT可以作为组装线末端一个完整功能测试的补

充。对于产品功能测试，取决于产品的类型和

接收要求，可以是简单的“通过/不通过”测试

也可以复杂为所有电路功能的测试

。FT可以迅

速发现组装上元器件的不良。在无铅焊接的高

温影响下，可能会增加测试盘或测试导通孔的

氧化。一般地，使用锡/铅合金，你可以印刷并

再流焊膏并为ICT探针提供焊接良好的测试点。

无铅焊料没有那么好的延展性，可能会引起一

些ICT问题。建议在制程开发阶段进行一次快速

试验，了解无铅焊料对制程的影响。

7.5.2 测试覆盖范围考虑到当前

电子组件的

复杂性，测试覆盖率的水平已经成为一个业界

问题。越复杂的板子或组件越难以全部测试。

的确，如考虑成本有效性、测试时间，即使是

测试组件中的合理部分也可能难以达到。

组件测试可能要借助于将测试整合到半导体元

器件，但是这种方案不适用于裸板。因此，测

试的挑战性就是要在一个合理的时段内，提供

高信赖的测试覆盖率。

一个有效的制程监控系统是由能创造大覆盖范

围

的交叉测试方法组成的。因为没有单个工具

或方法能够提供所需的覆盖率，所以要求使用

多个工具和方法。例如使用光学检测、X-ray、

SAM、ICT和FT来重叠覆盖。这些验证的方法

应该可以用来监测产品和制程；它们不应该单

纯地用来筛选和分离好与坏的产品。

7.5.3 ⽼化测试老化是对完整组件在应用极

限下的运行和环境测试。通常，这个测试发现

的与元器件相关的问题比

焊点缺陷多。使用老

化测试还可用来评估元器件。对电子组件老化

测试有利于减少某些加速试验外露而筛选出边

际结果。

IPC-7093-C 2011年3月

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 17:57:03 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---

7.5.4 产品筛选试验环境应力筛选(ESS)用于

连续生产时筛选品质差和有潜在不良的产品。

ESS的目的是加速潜在不良变成实际失效，借此

消除由这些潜在不良而引起的现场失效。进行

ESS试验程序时要特别小心，不能太严苛而损坏

好产品和产生新的潜在不良。BTC焊点的疲劳

寿命应当基于ESS试验或其它测试的热循环结果

以及热环境下的工作寿命来评估

。

7.6 模封BTC元器件组装过程控制标准受再

流焊过程中焊料挥发物释放的影响，BTC焊点

容易形成空洞。电子行业成员对BTC元器件组

装连接过程允许的空洞和对可靠性影响方面比

较感兴趣。对最终产品可接受的详细要求应当与

J-STD-001一致。工艺要求应当遵循IPC-A-610

要求。

本章节建立了可行的工艺开发和维护标准，也

尝试解决与可接受组装过程相关的问题。

7.6.1 BTC焊点中的空洞空洞应该通过焊接

工艺开发和制程连续控制来使其最小化。BTC

散热

焊盘有大量空洞主要是因为该焊点有相对

大的面积。大部分厂商建议散热焊盘可焊区域

至少50％的覆盖率；但是，应该通过散热计算

确定合适热传递所要求的实际最小覆盖率(见图

7-18)。可焊表面积不包括开孔、填充孔或阻焊

膜滲入孔表面，除非它们被可焊材料电镀或填

充。

如果遵从本标准讨论过的各种工艺参数如：再

流曲线和焊膏印刷指南，则空洞可大大减少。

如前所述，

好的模板设计设法让散热焊盘达到

50％-60％的焊膏覆盖率。针对散热焊盘上的任

何导通孔，恰当的模板开孔设计也可以减小空

洞。表7-5可作为在不同应用中空洞发生的工艺

指南。最终散热焊盘接触百分比是基于模板设

计所要达到散热焊盘覆盖率50％的目标。表7-5

显示在注明的模板设计与导通孔条件下，最大

预期的潜在空洞。

表7-5显示的结果与图7-18至图7-21所示一致。

图例和X-ray图片表明

最想要的图案是焊膏能避

免覆盖导通孔位置，利用点阵图案表示通过减

少空洞而提供较大的附着潜力。

还有重要的一点是要明白在大散热焊盘上加的

焊膏和在这些焊盘上的所有散热导通孔之间的

关系。图7-19显示焊膏印刷在已堵塞的散热导通

孔上，左边使用分区而右边使用点阵方式。相

应的X-ray图像如图7-20所示，点阵式焊膏空洞

远小于分区式焊膏产生的空洞。

图

7-19显示分区式焊膏的空洞比点阵式空洞相对

大。另一套图例在图7-21和图7-22给出。

再流焊后出现空洞表示再流制程已经发生。但

是，空洞大小或发生频率的变化是制程参数需要

调整的指示。产生空洞的两种原因被指出，一是

助焊剂没有足够的时间从焊膏内释放出来，二

是板子不恰当清洗导致的污染。X-ray图片中，

空洞表

现为焊点内部一个较亮的区域。

一些X-ray系统会因为视差问题使空洞大小失

真。空洞的体积可以被精确测量，但需有测试

程序，并且需要知道X射线胶片或探测器的辐射

校准基准。多数情况下最好努力识别和消除造

成空洞的原因。由于散热焊盘自身的属性，BTC

焊点比其它焊点更容易出现空洞。BTC焊点主

要是在两个平行的表面之

间形成，这取决于会

导致空洞的挥发物或其它被俘获气体的逃逸能

力。

组装BTC封装时所有这些选项都有优缺点。正

面的盖孔会使空洞小一点，但是板子正面阻焊

膜会妨碍焊膏良好印刷。另一方面，在板子反

面盖孔或塞孔，由于孔内会逸出气体产生较大

的空洞。最后，开窗导通孔允许焊料流入而减

小空洞的大小。然而，它会导致封装间隙高度

降低，

这间隙高度是由外露焊盘下面的焊料量

控制的。

图7-18 典型的散热平⾯空洞

2011年3月 IPC-7093-C

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 17:57:03 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---