IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第61页

的 性 能，封装上的 外露芯片 连接盘需焊接到板 子上对 应 的 散热 焊盘。 最近 的资料 显 示 这 对板 子的可 靠性 也 是 非常重 要的。 另 外 ，为了 保证 高 功 率 元器件在电路板上有合 适 的 热传 导，在 散热区 域 需要 布 置 散热 导 通孔 。 PCB 组装设计 应该 考虑 包 括 封装、 PCB 和组件的所有设计要 素 的 尺寸 和制 造 公 差 。 有 多种因 素 可 以 影响 板子上 安 装 BTC 封…

100%1 / 124
气连接必须使用印制板上的焊料。在焊盘上有
充足焊料，以达到焊点可视和可靠给这一类型
产品带来重大挑战。因此，在设计焊盘图形时
需特别注意。
PCB元器件焊盘图形通常依据元器件生产商公
司内部开发的指南或执行已出版的业界标准如
IPC-7351。同时，BTC，如SO和QF虽然已面
世一段时间，但还没有广泛使用。因此关于它们
的 学 习 经验依 然有限，业界 标准也没有被细
化。开发最佳的几何尺寸需要一些实验尝试。
而且，因为外露芯片连接盘和封装的某些构造
位于封装的底部，某些限制必须加以考虑。
业界对SO和QF有很高的兴趣。0.8 mm可能
是最流行的厚度，但封装可选择较低的外形厚
度，如0.6mm。周边输入/输出引线位于封装外
边缘。周边的引线和封装底部的外露焊盘可通
过焊接印制板(PCB)形成电气接触。热量能通
过焊接外露散热焊盘从封装传导到PCB，如图6-
2所示。
通过向下键合线
和芯片导电粘接材料提供稳定
的接地电气连接，线键合采用金线。周边和散
热焊盘表面镀有100% Sn (Sn/Pb也可)。 如第3节
和第4节所述，SO和QF封装在最后组装时通
过冲压或对模封带进行分割而成。引线框的半
蚀刻赋予了模封化合物和周边焊盘和芯片散热
外接盘的互锁特性。这种封装一般是湿度敏感
性等级(MSL)等级3 (MSL等级见J-STD-020
)。
端子接触点：
• 接触焊脚(或焊接盘)以单排格式分布在周边，
这取决于焊脚具体数量和本体大小。
• 对于某种特别的应用，封装通常都会整合共用
的电源和/或接地脚。
• 所有接触点都镀有亚光锡料，以便表面贴装工
艺。
底部端子QF封装系列(见JEDEC MO-220) 具有
提高芯片速度、降低热阻抗的特点，并且因为小
外形，使贴装需求的印制板面积最小化。小尺
寸和低外形
使得QF成为小尺寸电子应用(例如
移动电话、呼叫器和手持型PDA)中高密度PCB
封装的理想选择。
除了小封装外形和低外形以外，BTC元器件有
较低的热阻和电气寄生。
6.1.1.1 板⼦材料 如第5节所述，标准环氧玻
璃基板(FR-4)适合于BTC元器件的组装。使用
低热膨胀系数(CTE)的基材可以改善可靠性。
印制板也会受到以下因素的影响，如金属层数、
选择
的层压材料、平衡结构、线路密度、运行
环境、元器件安装密度和印制板反面元器件的
贴装。具体板料规格参见IPC-4101。
6.1.1.2 表⾯处理 印制板的表面处理对于正确
组装设计也是非常重要的。可采用多种表面处
理方法(见第5节)，并且很多时候需要采用折衷
平衡方式以满足组件中所有元器件的情况。分
析的方法包括元器件封装引脚的表面处理和用
于焊接所有元器件到板子的合金 焊料的兼容
性。
6.1.2 端⼦形式 SO和QF元器件具有内缩
和
不内缩端子布局和焊接外露芯片外接盘(DAP)
到PCB以优化散热性能。(见第4节。)
在内缩端子布局中，标准焊盘偏离封装边缘0.1
mm。在不内缩端子布局中，标准的焊盘延伸至
封装的边缘，两者的比较见图6-3。
不内缩设计的优点是板子在安装后，端部外露
的触点特征提供了可见的焊料填充。
6.1.3 安装条件 为了使元器件在最佳状态下
运行，在设计印制板和贴装此封装时应有一些
特别考量。例如，为了增强散热、电气和板级
图6-2 QF底部端⼦元器件引线框阵列
IPC-7093-C 2011年3月
48
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
的性能，封装上的外露芯片连接盘需焊接到板
子上对应的散热焊盘。最近的资料显示这对板
子的可靠性也是非常重要的。另外，为了保证
高功率元器件在电路板上有合适的热传导，在
散热区域需要布置散热导通孔。PCB组装设计
应该考虑包括封装、PCB和组件的所有设计要
素的尺寸和制造公差。
有多种因素可以影响板子上安装BTC封装元器
件和焊点质量。这些因素包括：在散热焊盘区
的焊膏覆盖率、封装周边和散热焊盘区的模板
设计、导通孔类型、板厚度、封装
引线的表面
处理、板子的表面处理、焊膏类型和再流焊曲
线。应该强调的是这些指南可帮助用户正确开
发印制板设计、表面贴装实践和要求，但用于
组装工艺的特性描述除外。
6.1.3.1 PCB设计指南 设计所需的PCB焊盘图
形尺寸如图 6-4所示。图中尺寸ZD最大和尺寸
GD最小(尺寸ZE最大和尺寸GE最小)分别为外
侧到外侧，内侧到内侧的焊盘尺寸。尺寸X和Y
分别表示焊盘的宽度和长度。两个附加的间隙
C
LL
和C
PL
也被定义来避免焊点桥接。
这里C
LL
定义为邻边边角里的焊盘之间的最小距
离，C
PL
定义为周围焊盘内侧顶端到散热焊盘外
部边缘的最小距离。在研发只有两边端子SO
焊盘图形时，设计人员可以运用相同的基本规
则，见图6-5。
为了设计合适的焊盘图形，对封装和印制板尺
寸的公差分析是需要的。图6-5表示了6I/O封装
外形，是功率放大器、信号转换器和负载切换
器的典型布局。
对于只有两边有端子的封装，其焊盘图形和DAP
布局没有四边端子布局复杂。图6-6是图6-5所示
6I/O元器件的焊盘图形。
针对元器件公差，通常由封装外形图给出的
外
形公差转变为基于公差的最大材料条件(MMC)
和最小材料条件(LMC)。这样可得到各种QF
类型封装的最大值和最小值。为了确定焊盘图
形尺寸，包括有三套公差：一套为元器件总公
差，另两套用于各个端部的引线。因为不可能
所有三套公差都在最坏情况，更为现实的是采用
IPC-7351描述的均方根方法(RMS)。见图6-7。
内部元器件焊盘之间的尺寸，如图6-7
所示，通
常不在封装外形图上显示。因为该尺寸被要求
用来确定焊盘图形长度，计算如下：
IPC-7093-6-3-cn
图6-3 内缩和不内缩结构⽐较
㣟⡷㋈䍤ᶀᯉ
㣟⡷
&X
㣟⡷
&X
⁑ሱॆਸ⢙
䠁㓯
ཆ䵢㣟⡷䘎᧕ⴈ
ཆ䵢᧕䀖㝊
޵㕙ㄟᆀ
㣟⡷㋈䍤ᶀᯉ
⁑ሱॆਸ⢙
䠁㓯
ཆ䵢㣟⡷䘎᧕ⴈ
ཆ䵢᧕䀖㝊
н޵㕙ㄟᆀ
IPC-7093-6-4-cn
图6-4 焊盘图形和DAP散热焊盘布局指导
AE
MAX
C
LL
Y
X
ZE
MAX
GE
MIN
E2'
C
PL
AD
MAX
D2'
ZD
MAX
GD
MIN
2011年3月 IPC-7093-C
49
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
IPC-7093-6-5-cn
图6-5 6 I/O SO普通外形图形
ᴰབྷ٬
ส߶䶒
ㅜаᕅ㝊ḷ䇶ㅖ
ᓅ㿶മ
IPC-7093-6-6-cn
图6-6 JEDEC 6 I/O SO封装推荐焊盘图形
IPC-7093-6-7-cn
图6-7 QF元器件和焊盘图形组合图
W
P
B
T
H
A
1
2
3
6
5
4
IPC-7093-C 2011年3月
50
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---