IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第38页
4.5.2 缺陷类型 基于基材 制 造方法 ， BTC 常 见 的 缺陷如 下 ： • 模 封 化 合 物 与 基材分层 ，导 致 基材 上的元器件 拉 起 。 • 模 封 化 合 物 残 留 在 引线 上， 影响 焊接。 • 空洞 ， 起 因于 内部复杂的形 状 ， 模 封 化 合 物填 充 困难或由 于 某 种 原 因 不 流 动。 • 模 封过程中 键 合 丝 偏 倒 引 起 短 路， 或 较 少情 况 会导 致键 合 丝 断 裂…
图4-32 LGA印制板底视图
图4-33 LGA印制板顶视图
IPC-7093-4-34-cn
图4-34 使⽤切割分离⽅式基于基材制造BTC
焊膏
电路板
模板沉积焊膏
贴SMT零部件
再流焊
水洗
模封化合物
涂芯片粘
贴材料
150°C
下转移放有
引线框的模具
从模具中
移出阵列
标记
成品封箱，装运
放置芯片
150ºC下金属
线球形键合
150ºC下固
化芯片粘贴材料
放置引线框
入模
SMT零部件
切割分离
测试和入盒
金属线键合芯片
倒装芯片
加助焊
剂芯片
再流焊
放置芯片
色板
零部件和
材料
200°C
时组装工艺
150°C
时组装工艺
成品
260°C
时组装工艺
2011年3月 IPC-7093-C
25
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
4.5.2 缺陷类型 基于基材制造方法，BTC常
见的缺陷如下：
• 模封化合物与基材分层，导致基材上的元器件
拉起。
• 模封化合物残留在引线上，影响焊接。
• 空洞，起因于内部复杂的形状，模封化合物填
充困难或由于某种原因不流动。
• 模封过程中键合丝偏倒引起短路，或较少情况
会导致键合丝断裂。
• 切割引起的缺陷，如模封化合物从基材分层。
• 翘曲：起因于模塑过程，或起因于与元件共面
性/焊点结构干涉的基材。
• SMT元器件的移位或偏倒：模塑过程中由于过
度温升造成。
•储藏过程中元器件过度吸水导致再流焊中分
层。
表4-6显示了基于基材封装缺陷的一些例子。此
表提供了潜在缺陷的三个级别，并强调了可能
的原因。
4.5.3 标记选择 此类封装的常见标记方法与
用在QF及SO(DF)上的方法相同。
1. 高对比度油墨的移
印，通常是白色的。
2. 激光标记，通常是低对比度的细小的字体。
表4-6 基于基材封装的缺陷和失效模式
基于基材封装的缺陷和失效模式
缺陷/失效模式潜在失效 检测⽅法原因
级别1 封装内
由于贮存或干燥不当，水份过量 再流焊中爆米花、分层 检测困难
当元器件贮存或干燥不当时，吸取环
境中的水分
有害的封装化合物空洞 腐蚀、分层 超声波 不正确的模封制程控制
封装破裂 机械和/或电气失效 超声波 不正确的模封制程控制或操作
基材和化合物间的失效 连接断裂、进水引起腐蚀 目视检查、芯片渗透 模封、切割工艺
缺陷
元器件和基材间的分层
开路、芯片过热、键合线
断裂和元器件破裂
超声波、拆解、切片分析
不足够的模封化合物流动、元器件和
基材润湿不良、表面污染
键合线断裂 电气开路 X-ray
线键合制程控制错误、模封化合物使
键合丝偏倒
引线框针脚上浮或破裂 电气开路 X-ray、电气测试
线键合制程控制错误、表面污染、电
镀不良
芯片键合球上浮 电气开路 X-ray、电气测试
线键合制程控制错误、表面污染
、芯
片金属层不良
键合线短路电气短路 X-ray、电气测试 模封偏倒，线键合制程控制
级别2 封装外
不润湿引线表面 连接开路 目检、X-ray 表面氧化、镀层污染或厚度不当
尺寸超出规范 在测试插座上接触不良测量 模封(厚度)或分离
引线上粘铜 引线短路目检 切割条件不良
平整度不良 焊点开路 目检 基材缺陷、模封或分离方法问题
毛边 电气短路目检分离工艺
测试插座接触焊盘后出现的凹
痕 焊点空洞和潜在的开路 目检
过量的探针测试破坏了镀层，导致最
终焊点出现不润湿斑点或空洞
标识缺陷 错误元器件或未知元器件 目检 标识不良，操作失误
级别3 封装到板⼦
焊接点空洞 长期电气开路 X-ray 焊膏焊接或再流焊工艺
焊盘不润湿 电气开路 X-ray、电气测试 元器件污染或焊接工艺
封装下桥接电气短路 X-ray、电气试验 元器件或电路板污染、焊接工艺
封装漂浮在焊料上，从PCB板上抬起 电气开路、耐冲击性差 目检、剖面分析
焊料过多
因为自重封装陷入焊料中，引起有害
的焊料移位，导致桥接和焊接不良
电气短路 X-ray、剖面分析
元器件对再流焊来说太重，焊料在温
度下流变性
IPC-7093-C 2011年3月
26
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
3. 使用油墨的激光标记，提供高对比度和细小
的字体。
4.5.4 使⽤的材料 通常采用标准电路板生产
方法来制造基材。很多基材结合了HDI技术来增
加密度。普遍使用四层板。
最普通的介电材料是BT和FR-4。
各种板子的表面处理取决于基材制造商和封装
厂设计人员作出的选择。因为大多数基于基材
封装的BTC基材整合了一些线键合芯片，至少在
基材的元器件表面上进行镀金处理是普遍的。
典型的
做法是在iPd(镍钯)上镀Au(金)，其引
线既可键合也可焊接，这种表面处理可以避免
焊料脆化的风险。
可使用的模封化合物是多样的，化合物的选择
不仅取决于QF-SO内部的元器件，也取决于
模封设计和模封设备。这些模封化合物配方成
有良好的流动性，保证填充足够同时键合线的偏
倒最小化。它们也被配方成与铜相接 近的TCE
并且符
合环境要求。(译者注：TCE－Thermal
Coefficient of Expansion，热膨胀系数)
4.6 市场产品变化说明 BTC中许多不同类型的
QF和SO(DF)已得到开发。市场上有标记
很多商标和各种公司缩写的产品，其中一些说
明如下：
4.6.1 MLF®，MLP和MLFP
TM
元器件的详细
说明
4.6.1.1 元器件说明 小引线框(MLF®)，小引
线框封装(MLP)，小引线框塑料封装(MLFP™)
是带有铜引线框基材、基本接近CSP尺寸、模
封、矩形、无引线(QF)封装。这一封装系列在
封装底部用方形焊盘与PCB提供电气接触。典
型的QF封装，封装底部表面带有外露芯片外
接盘来增强散热，将该盘直接焊接到PCB以提
供有效的散热通道。如图4-35所示。
Fairchild和Carsern的MLP(小引线框封装)接近于
JEDEC中的MO-220和MO-229芯片级尺寸，并符
合QF
和SO(DF)塑料封装。高密度引线框
封装设计提供符合RoHS的无铅电镀同时满足最
严苛的湿敏等级(MSL)1级。为了更大程度利用
封装空间和增强性能，MLP具有可见的底部外露
散热特征如图4-36。
Carsen的MLP(小引线框封装)是JEDEC系列并符
合于QF模封。这一接近CSP封装有三个版本。
方形(MLPQ™)四边都有输入/输出端子I/O，
本体尺寸3×3mm 的有8个I
/O，尺寸9×9mm有
64个I/O，本体可选厚度有0.9mm、0.75mm和超
薄的厚度仅0.50mm。小(MLPM™)的2边有I/O，
本体尺寸2×2mm 有3个I/O，尺寸3×3mm的有
10个I/O，厚度为0.9mm。双排(MLPD™)版本被
设计成可提供与SOIC、SSOP、TSSOP和MSOP的
引线相匹配的封装。大多数典型的QF和SO
元器件，MLP有外露芯片焊接垫来提高散热性
能。然而，也有公司没
有提供外露散热焊盘的选
项，例如COL™(引线上芯片)，FCOL™和其它
特别的应用。
Intersil小引线框模封(MLFP)也是JEDEC标准封
装外形(EIA/JEDEC第95号出版物，MO-220)。
图4-35 Amkor的28I/O微引线框
®
封装
IPC-7093-4-36-cn
图4-36 Fairchild MLP散热增强型SO，专为开关电
源开发
2011年3月 IPC-7093-C
27
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---