IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第40页

图 4-37 说明 16 引线 MLFP 封装的 剖 面 视 图。 芯片 连接盘和周 围 的 I / O 焊盘 通 过一个 共 面的 铜引线 框基材 来制 造 。 这 一 系 列 被称 为底部 带 有 芯片 连接盘和 触点 的 模 封元器件。 芯片 连接盘和周 围 的 I / O 焊盘 是 由共 面的 铜引线 框基材 制成的。 这 是 塑 料封装,底部 带 有 外露 的 芯片 连接焊盘和 I / O 焊盘,形成一个 非常 小 的 封装 …

100%1 / 124
3. 使用油墨,提比度细小
的字
4.5.4 使⽤的 常采标准电路板
方法来制造基材多基材结合了HDI技术来
。普使用板。
BTFR-4
板子的表面处理取决于基材和封装
设计人员出的选择为大多数基于基材
封装的BTC基材整合了一线芯片至少
基材的元器件表面上镀金处理是的。
型的
法是iPd(镍钯)上Au(),其引
线可焊接,表面处理
焊料脆化
使用物是多的,选择
不仅取决QF-SO内部的元器件,也取决
封设计和封设这些物配方
保证填充足同时线
小化也被配方成与铜相 TCE
且符
环境要求。(译TCEThermal
Coefficient of Expansion热膨胀系数)
4.6 市场产品变化说明 BTC不同类型的
QFSO(DF)得到开发。市场上有标
标和各公司产品中一
明如
4.6.1 MLF®MLPMLFP
TM
元器件的详细
说明
4.6.1.1 元器件说明 小引线框(MLF®),小引
线框封装(MLP),小引线框料封装(MLFP™)
是带铜引线框本接CSP尺寸
封、形、引线(QF)封装。一封装列在
封装底用方形焊盘PCB电气接
型的QF封装,封装底部表面外露芯片外
接盘来增强散热将该接焊接到PCB
散热通道4-35所示。
FairchildCarsernMLP(小引线框封装)接
JEDEC中的MO-220MO-229芯片尺寸
QF
SO(DF)料封装。度引线框
封装设计提供符RoHS的无同时
湿敏等级(MSL)1。为了大程
封装空间增强能,MLP有可的底部外露
散热4-36
CarsenMLP(小引线框封装)JEDEC列并
QF封。一接CSP封装有三个版本。
形(MLPQ™)四都有输入/出端I/O
体尺寸3×3mm 的有8I
/O尺寸9×9mm
64I/O,本选厚度0.9mm0.75mm和超
厚度0.50mm(MLPM™)的2I/O
体尺2×2mm 3I/O尺寸3×3mm的有
10I/O厚度0.9mm双排(MLPD™)版本
设计成可提SOICSSOPTSSOPMSOP
引线相匹配的封装。大多数典型的QFSO
元器件,MLP外露芯片焊接来提高散热性
能。然而,有公司
有提外露散热焊盘的
项,例如COL™(引线芯片),FCOL™其它
Intersil小引线框模封(MLFP)JEDEC标准封
形(EIA/JEDEC95出版MO-220)。
4-35 Amkor28I/O引线框
®
封装
IPC-7093-4-36-cn
4-36 Fairchild MLP散热强型SO为开
源开发
20113 IPC-7093-C
27
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
4-37说明16引线MLFP封装的图。芯片
连接盘和周I/O焊盘过一个面的铜引线
框基材来制被称为底部芯片
连接盘和触点封元器件。
芯片连接盘和周I/O焊盘由共面的铜引线
框基材制成的。料封装,底部外露
芯片连接焊盘和I/O焊盘,形成一个非常
封装形。小外形,封装
量,可有的封装组装设备进工。
4.6.1.2 公差 尺寸
和公ASI Y14.5M
所有的尺寸单位都毫米,所有的角度单位都
是度数。图4-38代表了本的QF封装形。
QFJEDEC标准中有详细描述,命名
MO-220其尺寸范围2.0mm×2.0mm12.0
mm×12.00mm1.0mm形有
种引线间模式偶数和奇。图4-39表示偶数
变化
QF种触点间距变化:1.0mm0.8mm0.65
mm0.50mm0.40mm。接触脚
供应商间变化大。
的,允许的。表4-7所列的一
子代表了一领先的封装组装供应商
形及形的QF封装。
4.6.1.3 可得到一表面处理
QF封装:后锡、锡
镀金层镀镍钯研究表镍钯
锡的元器件与锡表面处理的元器件相比
对表面贴装差异QF封装组装
到的
IPC-7093-4-37-cn
4-37 Intersil的⽅形⽆引线,引线框模封( MLFP)
IPC-7093-4-38-cn
4-38 JEDEC MO-220封装外形
ق䀂ਟ䘹;
ส߶%
㿱㓶㢲%
ส߶$
0.60
MAX.
0.60
MAX.
5
6
IPC-7093-C 20113
28
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
芯片厚度:250μm±50μm (特别应更薄)
镀层:锡、锡镍钯(电镀金)
记:
引线框:铜
芯片粘导电树脂
线:25μm
物:铅/绿色
4.6.2 LLC™LFCSP™元器件详细说明
元器件公司的LLC国国公司的
LFCSPBTC封装模式下,
铜引线框基材线连接、
芯片QF
4.6.2.1 元器件说明 LLCLFCSP封装有
厚度选择0.8mm最常厚度一封装
选择较小0.6mm厚度。周 输入/出盘
封装。与 PCB板的电气接触是通
封装底部的周焊盘和外露焊盘连接PCB
实现的。4-40说明了焊接外露散热焊盘到
PCB 过此焊接 量能有效地封装
向下线和导电型芯片粘料提供稳定的
电气接连接。线使用金线。周焊盘与
散热焊盘表面
处理使用100%锡电(锡
)。封装最终组装时或从带分割
而成。引线框半蚀刻对周焊盘
芯片散热焊盘的定特一封装
湿度等级(MSL)3(MSL等级
IPC/JEDEC J-STD-020)。
端子接触:
触脚焊盘(焊接盘)在外围排分布这取
于具体引线数量和本体尺寸
某些特定的,封装结构通用的电源和/
地引线
所有接触脚 焊料,便表面贴装
工。
底部端子QF封装列(JEDEC MO-220)使芯
片速度增强热阻抗降,并小外形,
减少了组装对电路板面的需求。小尺寸
常低形,4-41所示,使一封装
于小尺寸电子产品例如动电
器和PDAPCB板上。
IPC-7093-4-39-cn
4-39 QF触脚设计
e
e/2
L
L1
5
(可作成倒角)
端子头部
4-7 典型QF封装外形和输⼊/
本体尺⼨(mm)
QF引线
0.80.650.50.4mm
DF/SO引线
1.270.950.5mm
排引线
0.5mm
<2×2(仅使用切割) 4 / 6 / 8
2×3 6 / 8
3×34/ 8 / 10 / 12 / 16 8 / 10
4×412/ 16 / 20 / 24 / 28 --
5×516/ 20 / 28 / 32 / 36 44 / 52
6×536 8
6×620/ 28 / 36 / 40 / 48 60 / 68
7×728/ 32 / 44 / 48 / 56 76 / 84
8×832/
40 / 52 / 56 / 68 92 / 100
9×936/ 44 / 60 / 64 / 76 108 / 116
10×10 44 / 52 / 68 / 72 / 88 124 / 132
11×11 --140 / 148
12×12 48 / 60 / 84 / 88 / 100 156 / 164
20113 IPC-7093-C
29
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---