IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第29页
IPC-7093-4-17-cn 图 4-17 基 本 双 排端⼦各种 布局 ڦᮠㄟᆀ⁑ᔿ ส߶$ᡆ% ㄟᆀཤ䜘 ㄟᆀཤ䜘 ส߶$ᡆ% ཷᮠㄟᆀ⁑ᔿ IPC-7093-4-18-cn 图 4-18 基 本 三 排端⼦各种 布局 ڦᮠㄟᆀ⁑ᔿ ส߶$ᡆ% ㄟᆀཤ䜘 ㄟᆀཤ䜘 ส߶$ᡆ% ཷᮠㄟᆀ⁑ᔿ IPC-7093-4-19-cn 图 4-19 各种接 触脚⼏何 尺⼨ L b e 触点 间距 0.65 0.35 0.40 0.45 0.…
控制可选外露金属散热器位置的公差被确定，
这样公差范围中心将以封装本体的中心线为基
准。因为芯片是装在散热器的内层表面，所以
由芯片产生的热能可以有效地传导到主电路结
构的表面。虽然在模封表面的凹口已经清晰标
识了元器件方向，外露芯片连接盘(图4-15所示)
上面增加小缺口或凹口能进一步帮助确定A1和
B1端子的位置。
4.2.5 JEDEC 95号出版物设计指南4.19 JEDEC
定义QF封装系列为“塑料扁平无引线”错列
或直列多排端子。作为
典型的替代型封装结构，
这种QF系列封装可归类为在其本体底部表面
边缘带有金属端子的塑料半导体封装。这一设
计指南介绍了这个封装系列主要的外形特点，
该封装系列包括基于基材或基于模封引线框的
封装。和之前两份指南相比主要的不同是这份
指南详细描述了2排或3排方形和矩形接触端子
特性的要求，详见图4-16。
由于设计的封装端子和模封本体底部齐平，所
以该封装被称为
“BTC”或“无引线”，如已
述，该封装在底部表面的所有四个边缘有两排
或三排端子。
这一封装可有方形或矩形本体和对称及不对称
的端子图形，详见图4-17和图4-18。
规定有三种触点间距(e)的变化：0.65mm、0.50
mm和0.40mm。定义的端子尺寸在各种间距状况
下可调整到允许的间隙。供应商可以选择统一
的或非统一的“b” 和“L”尺寸来作为方形或
矩形的封装。(见图4-19)。
控制端子间位置的公差
(e)通常定在0.05mm。控
制整个端子图形相对于基准A和B位置的公差，
对间距0.65mm和0.50mm来说，是0.1mm，而对
间距0.4mm来说，公差降到0.07mm。每个端子
的公差范围中心由相对于基准A和B的基本尺寸
“e”来定义。
整个封装的外形尺寸由封装宽度“D”和封装长
度“E”来定义。现有文件规定的尺寸“D”和
“E”以 0.5mm为 增量，其范围
从4mm变到19
mm。外形尺寸“D”和“E”增量小于0.50mm
的应该被称为“独特”外形。这些外形应该应
用到很多算法和尺寸(在这一指南中有说明)来
确保制造过程中的可预见性。封装的总高度
没有专门定义，但指南推荐从元器件座落的平
面(主基材表面)开始测 量得到的总高度不大于
1.0mm。底部端子的座落平面的单边公差是0.08
mm。这一公差通常被称为封装端子的“共面
性”。封装
顶部表面的公差通常为0.10mm。图4-
20中显示的QF基本封装外形，依据封装宽度
“D”和封装长度“E”和总体封装高度“A”
定义了外形基本特征。
IPC-7093-4-15-cn
图4-15 ⽤于确定封装元器件的⽅向及A1和B1端⼦的
位置的外露DAP上的缺⼝
IPC-7093-4-16-cn
图4-16 两排和三排QF封装图例
IPC-7093-C 2011年3月
16
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
IPC-7093-4-17-cn
图4-17 基本双排端⼦各种布局
ڦᮠㄟᆀ⁑ᔿ
ส߶$ᡆ%
ㄟᆀཤ䜘
ㄟᆀཤ䜘
ส߶$ᡆ%
ཷᮠㄟᆀ⁑ᔿ
IPC-7093-4-18-cn
图4-18 基本三排端⼦各种布局
ڦᮠㄟᆀ⁑ᔿ
ส߶$ᡆ%
ㄟᆀཤ䜘
ㄟᆀཤ䜘
ส߶$ᡆ%
ཷᮠㄟᆀ⁑ᔿ
IPC-7093-4-19-cn
图4-19 各种接触脚⼏何尺⼨
L
b
e
触点
间距
0.65 0.35 0.40 0.45 0.35 0.40 0.45
0.50 0.25 0.30 0.35 0.25 0.30 0.35
0.50
1
0.20 0.25 0.30 0.25 0.30 0.35
0.40 0.15 0.20 0.25 0.20 0.25 0.30
1
端子间隙扩大的可选变化
尺寸(mm)
bL
min. nom. max. min. nom. max.
2011年3月 IPC-7093-C
17
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
端子A1标识符必须标示于外形图纸所示区域
中。顶部端子A1标识符可以采用模封或标记的
形式。在底部表面的可选标识符有模封、标记
或金属标识符等形式。见图4-21中表示第一引脚
标识符号。
4.3 QF和SO封装详细说明
4.3.1 制造⽅法 BTC封装结构通常用于单个半
导体芯片，不常用于封装多个芯片。见图4-22。
BTC封装的外形尺寸系列从只有4个端子的2.0
mm×2.0mm到有108个端子的12mm
×12mm。
封装高度可在0.4mm到1.5mm之间变化，然而0.8
mm到1.0mm的封装高度较为普遍。在 BTC封装
中允许有多种端子间距变化，但间距0.4mm、0.5
mm和0.65mm最为普遍。
QF和SO(DF)常被安装在一个蚀刻或冲压
过的有0.150mm到0.200mm厚金属引线框上。多
位置的引线框的芯片粘贴面如图4-23所示，底面
如图4-24所示。
图4-23和图4-24的 引线框拼板尺寸为75mm×
300mm，包括四个区，每个区分别有42个7.0mm
IPC-7093-4-20-cn
图4-20 普通QF封装外形图
ㄟᆀ$ḷ䇠४ฏ
亦㿶മ
ח㿶മ
㓶㢲(
ส߶䶒
IPC-7093-4-21-cn
图4-21 第⼀引脚位置选项
斜切角端子A1标识符
圆形焊盘端子A2标识符
图4-22 BTC多种封装结构
IPC-7093-C 2011年3月
18
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---