IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第70页

IPC-7093-6-16-cn 图 6-16 封装上散热 孔 的 数量对 封装热性 能 的影响        &: ሬ䙊ᆄᮠ䟿 䱥ࡇ 䰤䐍  [   [   [   [  IPC-7093-6-17-cn 图 6-17 7x7mm , 48 引线和 10x10mm , 68 引线封装的 PCB 散热焊盘和导通 孔 排 列 IPC-7093-…

100%1 / 124
和电气要求。尽管较多散热通孔
封装的散热性能,有一个界点
散热通孔不会高散热性能。
在图6-16中所示,7mm×7mm48引线封装,
出了散热通孔量的直径0.3mm
通孔用于通孔间距减少时,
尺寸散热焊盘可通孔然而
减少
根据一限制,
散热焊盘的尺寸通下关
出,并 封装尺寸列出在图6-16
面。此和类散热模推荐散热
孔排间距应该1.0mm1.2mm置,导通孔
0.3mm0.33mm。对7×7mm48引线10
×10mm68引线封装来,代表
6-17所示。
6.1.4.2 标准标准网格了大大
线力,BTC元器件为有期的
,业不得不需要处理老元器件
线间距问题并接间距选项包
间距0.100in[2.54mm],事IC元器件
单一标准,设计间距
局整个设计。第一个1.0mm公制间距
80%规则 根据定,IC封装
的元器件间距是0.8mm0.65mm0.5mm0.4mm
0.3mm
80%规则,不
元器件
线布局况是双边成面的列,
说明如6-18图可以看到,
上的80%规则线路复杂大大
此概5网格间距中的2个有能力
通用网格基于元器件I/O定义的小引线间距
(在下,0.5mm焊接可接的下
限)。这似无关要,对设计影响
变化
网格间距的元器件被应用于组件,
图所线连会复杂,要求更专业的
连工,而层数越重要。与此
使用相同的网格间距,可以看
量的元器件,个元器件引线网格上。
Manhattan 布线用于用基网格
道布线的电子线路的术语。
出的优点
例如,大大布线能力力的,
用于布线通道网格已
的定义,使
线容易和。同等重要的
元器件时,电路板上所有的焊盘能焊接。
然,各种间距的周域阵列的引线混合
了复杂得的电路布线方面的挑战
元器件开,同时比通常重新布线,需
的电路层数可能层数
实现所有要求的连接实际了电路能。
6-18
IPC-7093-6-15-cn
6-15 典型的BTC外形细
(
%6&
'
%6&
1
48
12
13
37
36
24
25
(
/

5()
0,1
E
$
ㅜаᕅ㝊ḷ䇶ㅖ
亦㿶മ
ㅜаᕅ㝊ḷ䇶ㅖ
ཆ䵢✺ⴈ
ᓅ㿶മ
䰤䐍
6-4 触点变化
触点
端⼦尺⼨
⼩标称最
0.65 0.25 0.30 0.35
0.50 0.18 0.25 0.30
0.40 0.15 0.20 0.25
20113 IPC-7093-C
57
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
IPC-7093-6-16-cn
6-16 封装上散热数量对封装热性的影响







&:
ሬ䙊ᆄᮠ䟿
䱥ࡇ
䰤䐍
[

[


[


[

IPC-7093-6-17-cn
6-17 7x7mm48引线和10x10mm68引线封装的PCB散热焊盘和导通
IPC-7093-6-18-cn
6-18 80%规则与标准系统对布线改善的⽐较
80%规
标准基础网
IPC-7093-C 20113
58
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
基于80规则BTC域阵列元器件
布线的复杂,需 更专业的布线基于
注意到5网格间距中的仅有2个有能力
通用网格的,通用网格是基于元器件I/O
线定义的小间距(本例是0.5mm)。与此
6-18边使用相同的网格间距,可以看
量的元器件,个元器件引线网格
上,使得有高效率电路 Manhattan布线
6.1.5 连接技术 金属端子表面面
PCB表面的印,所以必须
形成可BTC封装焊BTC封装下面
有大散热焊盘非常引线的内
为复杂。尽管面建散热焊盘图
形设计可帮助消表面贴装问题,需要
考虑焊盘和散热焊盘的板设计
和焊为公司表面贴装工艺各不
同,建议进的工艺开发。
6.1.5.1 周边焊盘的模板设计 尽管PCB
的主要
他们应该板设计要求。
焊盘上有的焊时,
应该50μm75μm间隙高度,在
部端子量有填充。有间隙高度
使端子填充填充很少,在
大部用场然能提面。要达
间隙高度的第一焊盘的焊膏模
板设计。板开设计成能大的焊
型的是考虑比率来达成
1. =/孔
2. 厚比=度/模厚度
形开此封装需要,面=
LW/2T(L+W),厚比 =W/TLW
T是模厚度。对的焊
,面厚比应该0.66
1.5
厚比目标易达到时,推荐
板开PCB焊盘尺寸应该1:1选择引
线时,开为封装可焊面积减
了。应该光切割和电
于模使更好板开
应该严格制,特0.4mm0.5mm间距
器件,这些
于模板开发的多详细信息可在IPC-7525
到。
6.1.5.2 散热焊盘模板设计 为了量有效地
封装电气能,芯片外接盘需焊
接到PCB散热焊盘。对于较散热焊盘图形,
板设计成这将
会导50%80%的焊膏覆盖
6.1.5.3 导通类型和焊料空洞 中的空洞
高速电路散热性
影响型的BTC封装合了
大的
焊盘,在中要制焊料空洞是困难
的。散热平面的空洞电路的电
空洞尺寸应该小于面内散热
通孔间距。建保证任何导通孔不能散热
失效,此失效空洞了电
超出通孔距离
散热焊盘小空洞,不大可能导散热
和电气能的退化具体散热模6-19
示,明较小
空洞合并散热焊盘面
50%,不会导散热性能的减少也应该注意到
散热焊盘空洞不会影响的可
散热焊盘的大空洞是应该的。为了
这些空洞,导通孔需要填充填充DAP
的导通孔,可防止再流焊过程中焊料
内部。业多方法来达到个目的:用
干膜阻盖孔(从正面)。
堵塞液态
光阻(LPI)堵塞
侵入通孔金属化加盖。导通孔填
5.4.4.2中有讨论
QF封装到板子时,所有这些项各有
板子导通孔盖孔时会
空洞板子在会
的焊面,无底部
底部盖孔,都会于排大的空洞
超过上的导通孔, 侵入
通孔减少空洞。然而,
会导封装间隙高度间隙高度是
焊盘下面的焊料量制的。图6-20示在两种
不同导通孔处理下,装在板子上的QF封装的
X-ray当采用盖孔时,直径
应该通孔直径100μm
取决板子厚度外露焊盘下焊量,
会导焊料板子的一面出。
应该
种孔焊料填充,建焊料在
20113 IPC-7093-C
59
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---