IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第23页
端子#1标记区域 (D/2 X E/2) 端子#1标记区域 (D/2 X E/2) 顶视图 顶视图 细节可见A1 侧视图 可见外露 散热特征 可见端 子细节 底视图 (两种类型) 底视图 (所有类型) 可见边 角端子细节 可见端 子细节 可见外露 散热特征 侧视图 基准面 IPC-7093-4-6-cn 图 4-6 对 单排 SO 和 QF JEDEC 所定义的封装外形 201 1 年 3 月 IPC-7093-C 11 Copy…
作用。在封装时，首先要把芯片粘贴到DAP表
面，然后通过引线键合的方式将芯片键合盘与
其周围端子键合盘连接起来(见图4-3)。当塑料
完成对芯片和键合区域的模封，仅留出端子底
部区域和用于焊料附着的外露散热器时，封装
即完成。
为了在再流焊制程中控制芯片连接盘大表面区
域的焊接效果，有必要调整模板开孔图形或改变
PCB上相匹配的散热面。
4.2.2 多排模封基于引线框封装 塑料矩形扁
平多排
无引线封装(QF)是带有金属端子的塑
料半导体封装。端子触点沿着封装本体的底部表
面边缘排列，排列成1排、2排或3排。典型的单
排QF和多排QF封装是基于引线框的产品。
在线键合之前，把芯片粘贴到DAP表面，然后
通过引线键合的方式将芯片键合盘与其周围端
子键合盘连接起来(见图4-4)。
当塑料完成对芯片和键合区域的模封，仅留出端
子底部区域和用于焊料附着的外露散热器时，
封装即完成。芯片连接盘，当其外露时，也可
起到散热器的作用。
4.2.3 JEDEC 95号出版物设计指南4.8 以下摘
录是针对塑料方形或双排直列(正方形和矩形)
无引线封装(可选择散热增强)，它们包括对QF
和SO封装的JEDEC定义。
4.2.3.1 SO(DF) 塑料双排直列扁平无引线
封装是封装底部带有金属端子的半导体封装。
SO只在底部表面两 对 边 上有端子。通过设
计，将这些端子与塑 料封装外 形的底部表面
齐平。业界也用DF(双列扁平无引线)来称谓
SO。
4.2.3.2 QF 塑料矩形扁平无引线在封装底部
表面的四条边缘有端子。QF有方形或矩形本
体外形，也有对称或不对称的端子图形。
单排小外形无引线(SO)和矩形扁平无引线
(QF)封装技术成为可行的低成本方法，其提
供的封装外形只比芯片略大。JEDEC标准定义
QF/SO，作为一种塑料半导体封装，其沿着封
装本体底部的四周带有金属端子。详见图4-5。
如前面章节中提到的，因为端子特点是与塑料
本体底部表面齐平而没有伸出本体外形，这些
封装被 归 类为“ 底部端子元器件”或“无引
线”。另外，供应商可以选择在底部表面安装外
露的散热器，帮助芯片将产生的热量传递到使
用焊料或热传导化合物的主电路结构中。
JEDEC设计指南定义了QF和SO封装系列中
的符号、算法
、推荐尺寸和公差值。JEDEC设
计指南基于严格的公制尺寸，且遵循ASMEY
14.5M中定义的形状尺寸和公差原则。
关于SO封装的端子编 号方法，端子1位于左
下角(从顶视)。尺寸“D”应该表示水平方向的
测量。相似地，对这两种封装方法来说，尺寸
“E”表示垂直方向的测量。对QF来说，端子
1的位置垂直于左上角的本体边缘，如图4-6所
示。
端子1
标示符和端子标号习惯将符合于JEDEC 95
号出版物，第4.3节，SPP-002。端子1标示符将
标识于外形图所指示的区域内。顶部的端子1标
IPC-7093-4-3-cn
图4-3 普通单排引线框SO-QF封装组装模式
㋈䍤ࡠ'$3Ⲵ㣟⡷
㓯䭞ਸ⭼䶒
ᓅ䜘ཆ䵢᧕䀖ⴈ
ᓅ䜘ཆ䵢䘎᧕ⴈ'$3
IPC-7093-4-4-cn
图4-4 普通多排QF封装组装模式
㓯䭞ਸ⭼䶒
ᓅ䜘ཆ䵢᧕䀖ⴈ
ᓅ䜘ཆ䵢䘎᧕ⴈ'$3
㋈䍤ࡠ'$3Ⲵ㣟⡷
IPC-7093-4-5-cn
图4-5 单排SO和QF封装的端⼦布局
IPC-7093-C 2011年3月
10
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
端子#1标记区域
(D/2 X E/2)
端子#1标记区域
(D/2 X E/2)
顶视图 顶视图
细节可见A1
侧视图
可见外露
散热特征
可见端
子细节
底视图
(两种类型)
底视图
(所有类型)
可见边
角端子细节
可见端
子细节
可见外露
散热特征
侧视图
基准面
IPC-7093-4-6-cn
图4-6 对单排SO和QF JEDEC所定义的封装外形
2011年3月 IPC-7093-C
11
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
示符可用模封或标记。可选指示记号或特征也
可制作装备在底部表面。
根据JEDEC设计指南中建议，D和E的基本尺寸
应从1.00mm到12.00mm，以0.5mm递增。外形
尺寸D和E增量小于0.50mm的应该列为“独特”
外形。这些外形应该用到很多算法和尺寸(在这
一指南中有说明)来确保生产过程中的可预见
性。
JEDEC成员认可制造商的不同的生产工艺需要
封装结构有一
些变化。尽管主要的控制尺寸保
持通用，端子形状尺寸随供应商的不同而不同。
两种端子设计变化详细举例如图4-7。
有三种端子变化方式：
1. 有内缩-端子完全在封装本体内。
2. 不内缩-端子延伸至封装外形的边缘。
3. 延伸-端子延伸 超出本体外形(翼型模封)，
但总体尺寸值不超过指南中定义的“D”和
“E”尺寸。
接触端子数目如图4-8所示，可以有“奇”数或
“偶”数。边角端子的内
边缘可用倒角来达到
最小的间隙“K”。这个特点不应该影响到从封
装本体边缘测量到的端子宽度“b”。
供应商通常提供端子空缺平衡的元器件，来减少
可能发生在再流焊制程中表面张力的不相等。
非 对 称性 封装结构应该是 独特的机械外形变
化，包括端子空缺图形，见图4-9。端子的边角
端子的布局也是QF和SO/QF封装的选项，
如图4-10所示，在底部表面带有芯片连接盘的外
露部分
。底部外露的芯片连接盘可能是整体的，
也可能是分块矩阵的格式布局，并在每块带有
可选的倒角半径。
ḷ߶䭟ᯝ
㘬ර⁑ሱ
ส߶䶒
ח㿶മ
㓶㢲ਟ㿱$
ח㿶മ
IPC-7093-4-7-cn
图4-7 单排SO和QF封装各种端⼦设计
ㄟᆀཤ䜘
ส߶$ᡆ%
ส߶$ᡆ%
ڦᮠㄟᆀਈॆ
ཷᮠㄟᆀਈॆ
(L)
e/2
e
e
ㄟᆀཤ䜘ਟѪശᖒ
L3
L2
L1
IPC-7093-4-8-cn
图4-8 奇偶数接触端⼦布局
IPC-7093-C 2011年3月
12
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---