IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第35页

表 4-4 引线框封装缺陷和失效模 式 普通 基于 引线框封装缺陷和失效模 式 缺陷/失效模 式潜 在失效 检测 ⽅ 法原 因 级 别 1 封装内 由 于 贮 存或 干 燥 不 当 , 水 份过量 再流 焊中 爆米花 , 分层 检测 困难 当 元器件 贮 存或 干 燥 不 当 时, 吸 取环境 中的 水 分 有 害 的封装 化 合 物空洞 腐 蚀 、 分层 超 声波 不 恰 当 的 模 封制程 控 制 或操 作 封装 破裂 机械 和 /…

100%1 / 124
这些引线 需要的电气连
接。
切割分离封装可类,4-
29不内()引线封装和内引线封装。
引线封装有引线厚度外露在封装面,而
引线封装有底部半蚀刻引线框,导
引线厚度的上分外露于封装面。
封装内置有一个蚀刻引线框时,内方式
的。内方式更好引线
方法封装缺点是可能一测试
不能设计成与
结构一个更重要的缺点不可
检验更困难端子
开,使其在元器件形成焊料填充
同时切割后切口未电表面焊料湿润
,事上内结构定了不管采什么焊接
制程都不能保证形成填充
4.3.2 缺陷类型 造方法常见缺陷
引线框物分层,有时会导引线框
线拉松
引线芯片影响
料、芯片连接线合。
全填充所导空洞
封过程中线,导路,少情
会导致键线
切割过程中在封装
时会导路,特SMT再流焊工艺中。
切割或冲工艺中的毛刺影响了元器件的
的形
元器件尺寸差控制不,特
,导测试
第一引脚的不
4-4示了引线框封装缺陷的一子。
表描述了缺陷的三个级别了可能的
是引线框BTC结构要的一部。元
器件封装接盘和部端子必须处理
最强健的连接结构。表4-5了一些潜
陷例子。
4.3.3 选择 BTC封装标方法
比度油墨印,的。
比度细小的字
使用油墨,提比度细小
4.3.4 使⽤的 引线框最常用是用铜
的。可使用物是多的,
选择不仅取决QF-SO内部的元器件,也取
于模封设计和封设这些
物配
成有保证填充足同时
线小化
引线表面处理是多的。iPd
Au(镍钯金)和锡。SnBi(锡)有时用作表面
镀层处理,和其它镀层焊料一。表4-5
示了一镀层变化。图4-30示了镀层组合
厚度
4.3.5 可焊性 BTC元器件的可焊性测试
应该IPC-J-STD-002特的
测试方法
用于BTC元器件。测试方法S(
用于/铅焊接工艺)和S1(无焊接工艺)
用于BTC表面贴装元器件的。
4.4 定制的QFSO(DF) BTC封装基于
引线框QF吸引人的特是相
的成本,设计和制定制的版本所需时
上描述了QF所有的工艺、料。定制
主要的方法是修改引线框。图4-31表示了在
线框了一修改
IPC-7093-4-29-cn
4-29 半蚀刻内缩接触脚全蚀刻不内缩边缘触脚
布局图例
内缩
不内缩
IPC-7093-C 20113
22
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
4-4 引线框封装缺陷和失效模
普通基于引线框封装缺陷和失效模
缺陷/失效模式潜在失效 检测法原
1 封装内
存或份过量 再流焊中爆米花分层 检测困难
元器件存或时,取环境中的
的封装物空洞 分层 声波 封制程或操
封装破裂 机械/电气失效
视检查芯片
渗透
封装时过度机械结合线
逐渐失效,导引线脱落
失效
引线脱落或键线
视检查 封、切割或冲制程缺陷
芯片外接盘和芯片间分层
线芯片
破裂
声波 润湿、不确固化
线 电气开路 X-ray
线合制程错误物使
引线框针脚浮或破裂 电气开路 X-ray、电气测试 线合制程错误、表面污染、电
芯片 电气开路 X-ray、电气测试
线合制程错误、表面污染芯片金属
线路电 X-ray、电气测试 线合制程
2 封装外
润湿引线表面 连接开路 X-ray 表面, 镀层污染厚度
尺寸超出范测良测 封(厚度) 分离
引线粘铜 引线路目 切割条件不
平整度 开路 检模分离方法问题
电气路目检分工艺
测试焊盘后产 点空洞在连接失效
过量的针测试破坏镀层,导致最终
润湿空洞
缺陷 错误元器件元器件 作失
3 封装安装板⼦
焊接点空洞 期电气开路 X-ray 焊接再流焊工艺
焊盘不润湿 电气开路 X-ray、电气测试 元器件污染焊接工艺
封装下面接电 X-ray、电气测试 元器件电路板污染、焊接工艺
封装漂浮在焊料上,PCB板上 电气开路、冲击性差 焊料过
为自,封装焊料中,
的焊料位,导接和/焊接不
电气 X-ray
元器件对再流焊来太重,焊料在温度
变性
4-5 引线框电
镀层类型 说明
至少10μm
iPdAu 0.508μm0.013μm0.005μm 常被称Samsung表面处理 所有间距0.4mmiPdAu间距用其它方法
区带银锡表面处理 铜镀
iPdAu 1.02μm0.08μm0.010μm 常被称Shinko表面处理 所有iPdAu0.4mm间距大的是其它方法
20113 IPC-7093-C
23
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
引线框是方形的,得大5mm×7mm
中一7引线9引线
两边引线接与芯片外接盘连接。
选择是芯片散热焊盘开。种选择
芯片散热
4.5 LGAQFSO(DF)基于基材的封装
的详细说明
4.5.1 基于基材封装的制 基于基材
封装和基于引线框的封装在多方
用引线框方式封装的元器件用基材方
封装。
成本和可靠性方有对
于小体元器件,基材封装引线框
代。
基材有时装联单个芯片为普基材
个有源及无源器件封装。根据ITRS
定义,包含有组件的封装属于SiPs(统级
封装), 着至少含有 个不同的有源器
件。其它严格SiP定义的组件
电子组件。可芯片粘贴、芯片
芯片组装、020101005SMT
器件来组装密
用于BTC元器件的基材是多层电路板,
常由BT 料制成,常采HDI
术。图4-324-33表示BTC元器件基材
面。
基材测尺寸~75mm×300mm基材底部
表面最终要焊接在电路板上。在电路板测试中,
X的板子表示有缺陷,不能用于
装。基材像很QF那样有一
散热焊盘,最终封装不会
多热量,所以该BTC元器件不需要与电路板
的导连接。
4-33表示置有元器件的基材顶部表面。普
使用040201005SMT元器件。芯片互
引线合和芯片多芯片的。
7mm×7mm中有25个元器件。
这样的组件是系统级封装SiP
如前述,用基材组装BTC型工艺4-
34所示。
IPC-7093-4-30-cn
4-30 镀层结构⽐较
镀金 (0.010μm)
0.008μm
0.005μm
0.013μm
0.508μm
0.013μm
0.508μm
基底材料(铜或合金42) 基底材料(铜或合金42)
0.080μm
1.020μm
基底材料(仅有铜)
常规NiPdAu 极薄PPF 增强的极薄PPF
4-31 QF定制位置的详图
IPC-7093-C 20113
24
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---