IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第22页
作用 。在封装时， 首先 要 把 芯片粘 贴到 DAP 表 面，然 后通 过 引线 键 合的 方式 将 芯片 键 合盘与 其 周 围 端子 键 合盘连接 起 来( 见 图 4-3 )。 当 塑 料 完 成对 芯片 和 键 合 区 域 的 模 封，仅 留 出端子底 部 区 域 和 用于 焊料 附着 的 外露散热 器时，封装 即 完 成。 为了在 再流 焊制程中 控 制 芯片 连接盘大表面 区 域 的焊接 效 果 ， 有 必 要 调 整模 …
5)封装厚度
6) 散热焊盘形状尺寸
7)电镀
图4-1表示由供应商发货到电路板组装厂的一些
BTC元件。
这些元器件有许多配置可供选择。表4-1展示了
一家封装代工厂可提供的QF和SO(DF)配
置。其它代工厂也有很多相同产品以及没有在
这列出来的一些产品。JEDEC标准依据通用方
法列出了很多其它尺寸、引线和厚度组合，但
大多并不常用。
盘栅阵列(LGA)按JEDEC标准和上表中的类似
尺寸制造。LGA
通常大于5mm×5mm并且基本
都安装在多层基材上。很多基于基材的LGA元
器件包含有多芯片和许多无源器件。这些配置
可能由 几 个不同的但互为 补 充的功能模块组
成，它们在一起构成被分类为SiP(系统级封装)
的产品。见图4-2。
4.2 BTC的详细说明和标准
4.2.1 单排模封引线框封装 当芯片连接盘(DAP)
外露在模封化合物外面时，也可起到散热器的
IPC-7093-4-1-cn
图4-1 各种形状的BTC元器件
表4-1 QF和DF配置
市场典型塑料封装QF/SO(DF)
所有尺⼨以毫⽶计算
⼤⼩ QF DF 引线间距 标称厚度
2×26，8 0.50 0.9
3×3 8 0.65 0.9
3×312，16 8，10 0.50 0.9
3×3 20 0.40 0.9
4×3 12 0.50 0.9
4×4 16 0.65 0.9
4×420，24 0.50 0.9
5×5 20 0.65 0.9
5×528，32 0.50 0.9
6×6 40 0.50 0.9
7×7 48 0.50 0.9
7×7 56 0.40 0.9
8×852，56 0.50 0.9
9×9 64 0.50 0.9
12×12 100 0.40 0.9
IPC-7093-4-2-cn
图4-2 单个LGA元器件底部
2011年3月 IPC-7093-C
9
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
作用。在封装时，首先要把芯片粘贴到DAP表
面，然后通过引线键合的方式将芯片键合盘与
其周围端子键合盘连接起来(见图4-3)。当塑料
完成对芯片和键合区域的模封，仅留出端子底
部区域和用于焊料附着的外露散热器时，封装
即完成。
为了在再流焊制程中控制芯片连接盘大表面区
域的焊接效果，有必要调整模板开孔图形或改变
PCB上相匹配的散热面。
4.2.2 多排模封基于引线框封装 塑料矩形扁
平多排
无引线封装(QF)是带有金属端子的塑
料半导体封装。端子触点沿着封装本体的底部表
面边缘排列，排列成1排、2排或3排。典型的单
排QF和多排QF封装是基于引线框的产品。
在线键合之前，把芯片粘贴到DAP表面，然后
通过引线键合的方式将芯片键合盘与其周围端
子键合盘连接起来(见图4-4)。
当塑料完成对芯片和键合区域的模封，仅留出端
子底部区域和用于焊料附着的外露散热器时，
封装即完成。芯片连接盘，当其外露时，也可
起到散热器的作用。
4.2.3 JEDEC 95号出版物设计指南4.8 以下摘
录是针对塑料方形或双排直列(正方形和矩形)
无引线封装(可选择散热增强)，它们包括对QF
和SO封装的JEDEC定义。
4.2.3.1 SO(DF) 塑料双排直列扁平无引线
封装是封装底部带有金属端子的半导体封装。
SO只在底部表面两 对 边 上有端子。通过设
计，将这些端子与塑 料封装外 形的底部表面
齐平。业界也用DF(双列扁平无引线)来称谓
SO。
4.2.3.2 QF 塑料矩形扁平无引线在封装底部
表面的四条边缘有端子。QF有方形或矩形本
体外形，也有对称或不对称的端子图形。
单排小外形无引线(SO)和矩形扁平无引线
(QF)封装技术成为可行的低成本方法，其提
供的封装外形只比芯片略大。JEDEC标准定义
QF/SO，作为一种塑料半导体封装，其沿着封
装本体底部的四周带有金属端子。详见图4-5。
如前面章节中提到的，因为端子特点是与塑料
本体底部表面齐平而没有伸出本体外形，这些
封装被 归 类为“ 底部端子元器件”或“无引
线”。另外，供应商可以选择在底部表面安装外
露的散热器，帮助芯片将产生的热量传递到使
用焊料或热传导化合物的主电路结构中。
JEDEC设计指南定义了QF和SO封装系列中
的符号、算法
、推荐尺寸和公差值。JEDEC设
计指南基于严格的公制尺寸，且遵循ASMEY
14.5M中定义的形状尺寸和公差原则。
关于SO封装的端子编 号方法，端子1位于左
下角(从顶视)。尺寸“D”应该表示水平方向的
测量。相似地，对这两种封装方法来说，尺寸
“E”表示垂直方向的测量。对QF来说，端子
1的位置垂直于左上角的本体边缘，如图4-6所
示。
端子1
标示符和端子标号习惯将符合于JEDEC 95
号出版物，第4.3节，SPP-002。端子1标示符将
标识于外形图所指示的区域内。顶部的端子1标
IPC-7093-4-3-cn
图4-3 普通单排引线框SO-QF封装组装模式
㋈䍤ࡠ'$3Ⲵ㣟⡷
㓯䭞ਸ⭼䶒
ᓅ䜘ཆ䵢᧕䀖ⴈ
ᓅ䜘ཆ䵢䘎᧕ⴈ'$3
IPC-7093-4-4-cn
图4-4 普通多排QF封装组装模式
㓯䭞ਸ⭼䶒
ᓅ䜘ཆ䵢᧕䀖ⴈ
ᓅ䜘ཆ䵢䘎᧕ⴈ'$3
㋈䍤ࡠ'$3Ⲵ㣟⡷
IPC-7093-4-5-cn
图4-5 单排SO和QF封装的端⼦布局
IPC-7093-C 2011年3月
10
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---
端子#1标记区域
(D/2 X E/2)
端子#1标记区域
(D/2 X E/2)
顶视图 顶视图
细节可见A1
侧视图
可见外露
散热特征
可见端
子细节
底视图
(两种类型)
底视图
(所有类型)
可见边
角端子细节
可见端
子细节
可见外露
散热特征
侧视图
基准面
IPC-7093-4-6-cn
图4-6 对单排SO和QF JEDEC所定义的封装外形
2011年3月 IPC-7093-C
11
Copyright Association Connecting Electronics Industries
Provided by IHS under license with IPC
Not for Resale, 11/27/2015 17:57:03 MST
No reproduction or networking permitted without license from IHS
--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---