IPC-7093 CN 2011 底部端子元器件(BTC)设计和组装工艺的实施.pdf - 第58页

持开窗之间隔离宽度大约在 0.2mm ，应该选择开窗的数量。这将有空间让助焊剂挥发物逸出，使空洞最小化。 5.5.4 散热导通孔为了能有效地从 PCB 正面金属层传递热量到内层或底部金属层里，热导通孔应该整合到散热焊盘设计当中。散热导通孔的数量取决于应用场合、功率消耗和电气要求。虽然散…

厚的中间金属芯在层压前必须预先钻孔，以便

让所需的钻过并电镀过的导通孔加入到PCB板

的两外层。一些研究表明一个板上有两个金属

芯比单个金属芯有更好的热循环。

另外一种结构是一个带有特别限制的金属芯

板，当金属芯两边板都完工后，这块板将粘合

到厚金属芯层两侧形成多层板。这种复合板之

后的工序为钻孔、电镀和蚀刻以形成两板间的

镀通孔连接。应该提供样品以测试复合结构的

完整性。

5.5.2 热传导通道金属芯板大大增加了组装

过程的热质量。这就可能迫使焊接预热在异常高

温极限下进行。这些设计应该在其发行前对所处

的生产条件进行全面地评估。层压板破裂、变

色以及粒状纹理焊料是常可观察到的典型变

化。元器件和散热平面间传热通道，通常是通

过与散热平面直接接触，或通过在该元器件下

面的热导通孔连接到散热芯

或平面。

5.5.3 散热焊盘粘接为了使带有多引线封装的

BTC获得高性能，印制板必须正确设计且封装

安装必须有特别考虑。为了增强散热、电气和

板级的性能，封装外部外露焊盘应该与PCB上

相应的散热焊盘焊接在一起。为了使板子有合

适的热传导，散热导通孔应该整合在散热焊盘

区域的印制板设计中。为导通孔能联结内排信

号端子，内排端子和散热焊盘间的间隙是必须

的。所需的间隙大小取决于具体应用。

印制板焊盘图形的设计应该要考虑封装、印制

板和板子组装的尺寸公差

。一些因素会对BTC

封装安装和焊点质量产生显著的影响。如：

• 在散热焊盘上的焊膏覆盖率

• 散热焊盘区域和周边焊盘的模板设计

• 用于与BTC互连的导通孔类型

• 印制板厚度

• 封装端子电镀表面处理

• 印制板表面处理

• 焊膏类型

• 再流焊曲线

理想的情况是散热焊盘的尺寸应该与BTC封装

外露的芯片连接盘的尺寸相匹配。由于考虑导

通孔所需间隙，散热焊盘的尺寸会缩小而比封

装芯片连接盘尺寸小。从组装的

角度来看，如

果板子散热焊盘比封装外接盘小，不会有严重

问题。但是从热效率的角度看，只要板子上散

热焊盘尺寸接近于封装内部芯片的尺寸，就会

有最小程度的热效率损失。

印制板上的散热焊盘应该有75％以上的焊料覆

盖率，可用充填图形来减少总的焊膏量。为维

IPC-7093-5-8-cn

图5-8 ⾦属芯板结构举例

ޣҾ㣟ᶯሩ〠䠁኎ᡆ䲀ࡦ㣟ᶯ

ޣҾ㣟ᶯнሩ〠䠁኎ᡆ䲀ࡦ㣟ᶯ

ৼ㣟ᶯ䠁኎ᡆ䲀ࡦ㣟ᶯ

2011年3月 IPC-7093-C

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 17:57:03 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---

持开窗之间隔离宽度大约在0.2mm，应该选择开

窗的数量。这将有空间让助焊剂挥发物逸出，

使空洞最小化。

5.5.4 散热导通孔为了能有效地从PCB正面

金属层传递热量到内层或底部金属层里，热导

通孔应该整合到散热焊盘设计当中。散热导通

孔的数量取决于应用场合、功率消耗和电气要

求。虽然散热导通孔数量多，可以提高封装的热

性能，但有一临界点，

再增加散热导通孔数不

会显著改善性能。BTC供应商通常建议导通孔

直径在0.3mm到0.4mm之间，以1.0 mm到1.2mm

的间距排列。散热导通孔的数量应该由各自的

应用环境和条件确定。

散热导通孔可有几种结构。有开窗的，有用导

热材料填充的，有镀层封住或镀层遮盖，如图5-

9中VII类型导通孔填充定义的描述。任何散热导

通孔应该与多层板中的散热平面连接一起，以

便将热量传导给温度较

低的材料表面。BTC元

器件拆除或更换的方法需要注明散热焊盘焊接

和所需加热的热质量，以便BTC与焊接表面分

离。

5.6 ⽆焊互连结构由于有法规要求在电子互

连组件中禁止使用一些材料，业界正有兴趣于

采用完全取消焊料的一些可替代或独特的组装

方法。在此讨论的一种方法是无焊互连工艺，

例如，电镀工艺。这种工艺，测试过和老化过

的元器件被密封，元器件的电气连接在电路成

图时通过电镀方法完成，这样就可以省去焊接

过程。

BTC封装

是符合通用基础网格间距的元器件，

以方便设计和测试。电子组件中其它元器件也应

该有底部端子的模式。这种工艺的好处包括：

降低材料的使用，减少能源需求，减少加工步

骤，布线层数更少而设计更简单，更高的性能，

改善的热管理，更好的电磁兼容(EMI)和静电释

放(ESD)防护，无须担心金属表面处理的可焊

性、焊点质量或锡晶须。

元器件和基材由绝缘

材料模封后，老化或测试

过的元器件结合到临时或永久的有机基材中。

这个组件是倒置的，元器件在消除有机基材后

露出引线或端子。如图5-10所示，然后沿着电路

层电镀通孔。

不必外露在高温下的结构，可能在互连和散热

管理方面有新的潜力。结构本身可以模块化的

形式组装成3D结构以连通所有层面。有几个设

想来开发组装中的互连基材部分，这使测试后

的责任有点不是很清晰。只有时间能

证明，哪

种方案最有利于用户，并体现能提供电路互连

方法的结构形态。

IPC-7093-5-9-cn

图5-9 类型VII填充再⾦属化覆盖举例

IPC-7093-5-10-cn

图5-10 ⽆焊接连接技术电路开发举例

IPC-7093-C 2011年3月

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 17:57:03 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---

6 印制电路组件设计注意事项

本章节提供了将底部端子元器件(BTC)整合到

电子产品中的设计原则包括模块和产品级印制

板设计理念。这些原则定义了布局、互连规则

和在设计过程中必须考虑的安装特性。组装结

构要求的方法要细化到与安装工艺考虑相一致

的程度。重点放在最终组件散热管理和结构对

组件的贡献。

6.1 BTC元器件描述 BTC元器件是一种近似

芯片级封装，其键合线与铜引线框或有机薄片

基材塑封在BTC封装结构中。QF和LGA是该

封装技术的

典型代表。与标准塑封引线框封装

相比，QF变化提供了几个显著的优点。

• 因为芯片大小和封装大小接近，减少板子贴装

空间。

• 最小的引线长度减少了芯片和PCB间的电气通

道距离，提供了优越的电气性能。

• 较低热阻，因为底部外露芯片连接盘可以直接

焊接到PCB表面对应的散热区。

• QF引线框类封装组装过程采用了久经考验的

SO-IC引线框封装架构。

• 可使用标准SMT组装设备，可

利用重量轻的封

装元器件的自我调整特性实现高组装良率。

共面性不是这种元器件系列的担忧点，因为所

有的接触点和封装底面齐平。关于湿度敏感等

级(MSL)，用于密封的模封化合物是基于树脂

的材料，所以吸湿性会根据具体的封装大小、

芯片连接盘大小 (DAP)和键合线的数量而变

化。

6.1.1 BTC封装变化 BTC封装有各种引线模

式和厚度可用。总的来说，BTC元器件系列包

括：周边引线两侧(

两边)和方形(四边)元器

件，周边多排(成排或错列引线)和全部和部分

区域阵列元器件。封装底部引线型可分为矩形

或圆形，这取决于是引线框元器件(例如QF)

－通常是前者的代表，还是基板元器件(例如

LGA)－通常是后者的代表。(见图6-1)因为BTC

封装没有焊料球端子，封装和组装板之间的电

IPC-7093-6-1-cn

图6-1 底部端⼦元器件BTC系列

SON (DFN)

(QFN)

QFN

多排

QFN

多排错列

LGA

LGA阵列有空缺

LGA

部分阵列(有导热盘)

LGA

全阵列

2011年3月 IPC-7093-C

Provided by IHS under license with IPC

Not for Resale, 11/27/2015 17:57:03 MST

No reproduction or networking permitted without license from IHS

--`,`,,,,,,`,,,```,``````,`,,`,`-`-`,,`,,`,`,,`---