Cadence_16.6高速电路板设计与仿真.pdf - 第13页

是电 路 设计 时 另一 个 关键 环 节, 它 将决 定 该产 品 的实 用 性能 , 需要 考 虑的 因 素很 多 ,针 对 不 同的 电 路有 不 同要 求 。 7 . 文 档 整理 对原 理 图、 P C B 图 及 元器 件 清单 等 文件 予 以保 存 ,以 便 日后 维 护、 修 改。 1 . 2 C a d e n c e 软 件 平 台 介 绍 C a d e n c e 公 司在 E D A 领 域处 于 国 际 领…

100%1 / 401
1 Cadence
本章 CadenceSPB16.6能特讲起介绍式,
使读从总上了和熟软件基本构和作流
知识
Cadence件新
Cadence能模
Cadence件平介绍
1.1 
为了
PrintedcircuitboardPCB 的总设计程。
通常况下从接设计务书最终作出 PCB,主通过下几步骤实现
1.分析
这个骤严来说不是 PCB的内,但后面 PCB计又必不少的节。
案例析的要任是来定如设计理图路,时也响到
PCB何规
2.原理元器
虽然 Cadence提供丰富原理元器库,不可包括有元
设计理图器件建立己的器件
3.电路理图
找到理图所有要的器件,就以开绘制理图。根电路杂程决定
是否需要使用层原理。完原理后, ERC
原因修改理图路,新查直到有原性错为止
4.仿真
在设电路理图前,时候对某部分路设并不分确,因需要过电
路仿来验。电仿真可以于确电路某些要元件的数。
5.元器封装
与原图元件库样,路板装库不可提供有元件的装。要时行设
计并立新元器封装
6. PCB
确认理图有错之后则开 PCB制。 PCB
使用层板然后 PCB
计规和原图的导下局和线。 DRC
1
是电设计另一关键节,将决该产的实性能需要虑的素很,针
同的路有同要
7.整理
对原图、PCB元器清单文件以保,以便日后护、改。
1.2 Cadence
Cadence司在 EDA域处 PCB OrCAD
AllegroSPB个品,其 OrCAD为其 20世纪 90牌,AllegroSPB
有品,早版本 AllegroPSD。经十余的发,目 CadencePCB仍执双品
牌战OrCAD覆盖低端 以极的价就可获得用的具,要与 Altium De-
signer PADS竞争AllegroSPB中高市场 Mentor Zuken
1.2.1 OrCADCaptureCIS作平
DesignEntryCIS成功启动便可入主 OrCADCaptureCIS 11示。
可以使用该口进工程件的作,创建工程打开件、存文等。
11 OrCADCaptureCIS原理图编环境
原理设计台同 Windows
的使,还工具等。
2
从图 11知,OrCADCaptureCIS窗口 8个部分成,别是
标题:显当前开软的名及文的路、名
菜单:同有的 Windows样,OrCADCaptureCIS
下拉菜单
工具:在具栏收集一些较常功能将它图标以方便用户作使
项目理器此窗可以据需打开关闭并显工程目的次结
工作域:理图制、辑的域。
信息口:该窗中实显示件运阶段息。
状态:在行各操作状态都会时显一些关的息,以在
应及查看态栏
元件:可时打或关,在窗口进行件的加、索与作,
理图计的础。
在上图形面中除了题栏菜单之外其余各部可以据需进行开或
关闭
1.2.2 DesignEntryHDL作平
DesignEntryHDL Cadence ConceptHDL
在打一个理图计文或创了一新的时, DesignEntryHDL
的原理图辑器
AllegroDesignEntryHDL启动即打
境, 12所示。
12 AllegroDesignEntryHDL图编环境
3