Cadence_16.6高速电路板设计与仿真.pdf - 第216页
图 7 － 4 规 则检 查 矩阵 7 . 2 报 表 输 出 C a d e n c e 具 有丰 富 的报 表 功能 ， 可以 方 便地 生 成 各 种 不 同 类 型 的 报 表 。 创 建 元 件 报 表 的 操作 均 是在 项 目管 理 窗口 下 进行 的 。 7 . 2 . 1 生成 网 络表 网络 表有 多 种格 式 ，通 常 为一 个 A S C I I 码 的 文本 文 件， 网 络表 用 于记 录 和描 述 电 路 …
路图间的电路端口连接器是否相符。在进行平坦式电路图检查时，必须选中该项。
图 7－3 “PhysicalRules（物理规则）” 选项卡
●
“Checkhierarchicalportconnection”：勾选此复选框，设置检查层次式电路图端口连接
时，电路方块图 I／O端口与其内层电路的电路图 I／O端口是否相符。
●
“Checkunconnectednet”：勾选此复选框，检查未连接的网络。
●
“CheckSDTcornpatibility”：勾选此复选框，检查与 SDT电路图的兼容性。
●
“Reportallnetnames”：勾选此复选框，列出所有网络的名称。
●
“Reportoff－gridobjects”：勾选此复选框，列出未放置在格点上的图件。
●
“Reporthierarchicalportsandoff－pageconnectors”：勾选此复选框，要求程序列出所
有的电路端口连接器及电路图 I／O端口。
●
“Reportinvalidpackaging”：勾选此复选框，检查无效的封装。
●
“Reportidenticalpartreferences”：勾选此复选框，检查是否有重复的元件序号。
3.“ERCMatrix（ERC矩阵）”选项卡
打开该选项卡，如图 7－4所示，设置规则矩阵。在该选项卡中，用户可以定义一切与
违反电气连接特性有关的错误等级。当对原理图进行检查时，错误的信息将在原理图中显示
出来。要想改变错误等级的设置，单击对话框中的方块即可，每单击一次改变一次，可循环
切换。
其中，
Y轴的项目代表该列所连接的端点；斜边上的各项代表该行所连接的端点；交叉
方块表示该行的端点与该列的端点相连接时，程序所作出的反应。
交叉方块的
3种显示状态表示不同错误等级：空白表示 “NoReport（不显示错误）”、
黄色标有
W 的方块表示 “Warning（警告）”、红色标有 E的方块表示 “Error（错误）”。
经检查过的原理图会在 “Sessionlog” 窗口中显示检查信息。认真阅读每一个错误，根
据错误或警告提示返回原理图修改。
402
图 7－4 规则检查矩阵
7.2 报表输出
Cadence具有丰富的报表功能，可以方便地生成各种不同类型的报表。创建元件报表的
操作均是在项目管理窗口下进行的。
7.2.1 生成网络表
网络表有多种格式，通常为一个 ASCII码的文本文件，网络表用于记录和描述电路中的
各个元件的数据以及各个元件之间的连接关系。
绘制原理图的目的不止是按照电路要求连接元件，最终目的是要设计出电路板。要设计
电路板，就必须建立网络表，对于 Capture来说，生成网络表是它的一项特殊功能。在 Cap-
ture中，可以生成多种格式的网络表，在 Allegro中，网络表是进行 PCB设计的基础。
只有通过正确的原理图才可以创建完整无误的网络表，从而进行
PCB设计。而原理图
绘制完成后，无法用肉眼直观地检查出错误，需要进行 DRC检查、元件自动编号、属性更
新等操作，完成这些步骤后，才可进行网络表的创建。
1.打开项目管理器窗口，并将其置为当前，选中需要创建网络表的电路图文件。
2.选择菜单栏中的 “Tools（工具）”
→
“CreateNetlist（创建网络表）” 命令，或单击
“Capture”工具栏中的 “Creatnetlist（生成网络表）” 按钮 ，弹出如图 7－5所示的 “Cre-
ateNetlist（创建网络表）” 对话框。该对话框中有 9个选项卡，在不同的选项卡中可以生成
不同的网络表。打开 “PCBEditor（PCB编辑器）” 选项卡，设置网络表属性，下面对该选
项卡中各区域功能进行介绍。
502
（1）PCBFootprint选项组
1）在 “Combinedproperty（组合属性）” 文本框中显示封装默认名 “PCBFootprint”，
单击右侧的 按钮，弹出如图 7－6所示的 “Setup（设置）” 对话框，在该对话框中可
以修改、编辑、查看配置文件的路径，设置输出参数。
图 7－5 “CreateNetlist（创建网络表）”对话框 图 7－6 “Setup（设置）” 对话框
2）在 “ConfigurationFile（配置文件）”文本框中可以显示文件路径。在 “BachupVer-
sions（备份版本）” 列表框中默认为 3。勾选 “OutputWarnings（输出警告）”复选框，若原
理图有误，在输出的网络表中将显示错误警告信息；若不勾选则即使原理图检查有误，也不
显示错误信息。勾选 “IgnoreElectricalconstraints（忽略电气约束）” 复选框，则在输出的网
络表中不显示电气约束信息；在 “SuppressWarnings（抑制警告）” 选项组下显示网络表中
不显示的警告信息，在文本框中输入警告的名称，单击 “Add（添加）” 按钮，将该警告添
加到列表框中，则在网络表输出时不显示该类型的警告信息，单击 “Remove（移除）” 按
钮，删除选中的警告类型。
3） 勾选 “CreatePCBEditorNetlist（创建 PCB网络表）”复选框，可导出包含原理图中
所有信息的三个网络表文件 “pstchip.dat”、 “pstxnet.dat”、 “pstxprt.dat”；在下面的 “Op-
tion（选项）”选项组中显示参数设置。
在 “NetlistFiles（网络表文件）” 文本框中显示默认名称 “allegro”，单击右侧 按钮，
弹出如图 7－7所示的 “SelectDirectory（选择路径）”对话框。
在该对话框中选择 PST
*
.DAT文件的路径，默认的位置为设计中指定的最后一次调用
该对话框的目录。
勾选 “ViewOutput（显示输出）” 复选框，自动打开 3个网络表文件，并独立地显示在
Capture窗口中。
4）勾选 “CreateorUpdatePCBEditorBoard（Netrev）” 复选框，图 7－8所示的参数设
置有效，可以更新或者创建 PCB文件。
602