Cadence_16.6高速电路板设计与仿真.pdf - 第230页
2 . 选 择 设计 对 象 打开 项 目 管 理 器 窗 口， 并 将 其 置 为 当 前 状 态 ， 选 中 需 要 创 建 网 络 表 的 电 路 图 文 件 “ A 8 B I T B C D . D s n ” 。 3 . 设 计 规则 检 查 选择 菜单 栏 中的 “ T o o l s （ 工具 ） ” → “ D e s i g n R u l e s C h e c k （ 设计 规 则 检 查 ） ” 命 令 ， 或…
图 7－33 打印设置对话框
7.4 操作实例
本节在原理图绘制的基础上对原理图结果进行检查，通过对各种报表的分析达到检测原
理图的目的。
1.打开文件
选择菜单栏中的 “File（文件）”
→
“Open（打开）” 命令，或单击 “Capture” 工具栏
中的 “
Open document（打 开 文 件 ）” 按 钮 ， 选 择 并 打 开 文 件 “A8BITBCD.dsn”，
如图 7－34所示。
图 7－34 项目管理器
812
2.选择设计对象
打开项目管理器窗口，并 将 其 置 为 当 前 状 态，选中需要创建网络表的电 路 图 文 件
“A8BITBCD.Dsn”。
3.设计规则检查
选择菜单栏中的 “Tools（工具）”
→
“DesignRulesCheck（设计规则检查）” 命令，或
单击 “Capture”工具栏中的 “Designrulecheck（设计规则检查）” 按钮 ，打开 “Design
RulesCheck（设计规则检查）” 对话框，如图 7－35所示。选择默认设置，单击 按
钮，开始进行设计规则检查，生成如图 7－36所示的 “.drc” 文件。显示检查结果，并自动
加载到项目管理器 “Output（输出）”文件夹下，如图 7－37所示。
图 7－35 “DesignRulesCheck（设计规则检查）” 对话框
图 7－36 DRC检查文件
4.生成元件清单
1）打开项目管理器窗口，选择菜单栏中的 “Tools（工具）”
→
“Billofmaterials（材料
912
报表）” 命令，或单击 “Capture” 工具栏中的 “BillofMaterials（材料报表）” 按钮 ，弹
出如图
7－38所示的 “BillofMaterials（材料报表）” 对话框，设置元件清单参数。
图 7－37 显示网络表文件
2） 单击 按钮，即可创建完成元件清单。同时在 “ProjectManager” 项目中 Out-
puts目录下生成 “.bom” 文件，如图 7－39所示。
图 7－38 “BillofMaterials（材料报表）”对话框 图 7－39 加载到项目管理器
3）双击打开该报表，显示如图 7－40所示的信息。
4）选择菜单栏 中的 “File（文件）”
→
“PrintPreview （打印预 览）” 命令，弹 出如
图 7－41所示的 “PrintPreview （打印预览）” 对话框，打印预览，查看打印预览效果，如
图
7－42所示。
如检查无误，可连接打印机执行打印操作，这里不再赘述。
022