Cadence_16.6高速电路板设计与仿真.pdf - 第329页
避让 与 铜 皮 的 边 界 距 离 小 于 最 小 光 圈 限 制 ， 则 该 避 让 还 会 被 填 充 ， A l l e g r o 将 在 “ M a n u f a c t u r e ／ s h a p e p r o b l e m ” 中标 记 一个 圆 圈。 ● 选择 “ G e r b e r R S 2 7 4 X ” 、“ B a r c o D P F ” 、 “ M D A ” 和 “ N o n － G …
●
“Disabled”：不进行自动填充和挖空操作，运行 DRC时，特别是在做大规模的改动或
“
netin”、“gloss”、“testprep”、“add／replacebias”等动作时提高速度。
（2） “Xhatchstyle”：选择铜皮的填充
单击该下拉列表，有 6个选项。
●
“Vertical”：仅有垂直线。
●
“Horizontal”：仅有水平线。
●
“Diag＿Pos”：仅有斜的 45°线。
●
“Diag＿Neg”：仅有斜的 －45°线。
●
“Diag＿Both”：有 45°和 －45°线。
●
“Hori＿Vert”：有水平线和垂直线。
（3） “HatchSet”：用于 Allegro填充铜皮的平行线设置
根据所选择的 “
Xhatchstyle（铜皮的填充）”的不同可以进行不同的设置。
●
“Linewidth”：填充连接线的线宽，必须小于或者等于 “Borderwidth（铜皮边界线）”
指定的线宽。
●
“Spacing”：填充连接线的中心到中心的距离。
●
“Angle”：交叉填充线之间的夹角。
●
“OriginX，Y”：设置填充线的坐标原点。
●
“Borderwidth”：铜皮边界的线，必须大于或者等于 “Linewidth（填充连接线线宽）”。
2.“VoidControls” 选项卡
该选项卡用于设置避让控制，如图 11－35所示。
图 11－35 “Voidcontrols（避让控制）”选项卡
（1） “Artworkformat”：设置采用的底片格式
根据选择格式的不同下面显示不同的设置内容，有 6种格式，包括 “Gerber4x00”、
“Gerber6x00”、“GerberRS274X”、“BarcoDPF”、“MDA”和 “Non－Gerber”。
●
选择 “Gerber4x00” 或 “Gerber6x00”，下面显示 “Minimum apertureforartworkfill”，
设置最先的镜头直径，仅适合于覆实铜的模式 （Solidfill）。在进行光绘输出时，如果
713
避让与 铜 皮 的 边 界 距 离 小 于 最 小 光 圈 限 制，则 该 避 让 还 会 被 填 充，Allegro将 在
“
Manufacture／shapeproblem”中标记一个圆圈。
●
选择 “GerberRS274X”、“BarcoDPF”、“MDA” 和 “Non－Gerber” 中的一种，下面
显示 “Minimumapertureforgapwidth”，设定两个避让之间或者避让与铜皮边界之间
的最小间距。
（2） “Suppressshapeslessthan”：在自动避让时，当覆铜区域小于改制时自动删除。
（3） “Createpinvoids”：以行 （排） 或单个的形式避让多个焊盘。若选择 “In－line”
则将这些焊盘作为一个整体进行避让，若选择 “
Individually”则以分离的方式产生避让。
（4） “Snapvoidstohatchgrid”：产生的避让捕获到栅格上，仅针对网络状覆铜。
3.“Clearances”选项卡
该选项卡用于设置清除方式，如图 11－36所示。
（1） “Thrupins”文本框选项内有两种选项：“Thermal／Anti（使用焊盘的 thermal和 an-
tipad定义的间隔值清除）”、“DRC （遵循 DRC检测中设置的间隔产生避让）”。选择 “DRC
（遵循 DRC检测中设置的间隔产生避让）”，修改 “Oversizevalue（超大值）” 数值，可调整
间隙值。
（2） “Smdpins”和 “Vias”文本框内的选项与 “Thrupins” 文本框选项相同。
（3） “OversizeValue”：根据大小设定避让，在默认清除值基础上添加这个值。
4.“Thermalreliefconnects” 选项卡
该选项卡用于设置隔热路径的连接关系，如图 11－37所示。
图 11－36 “Clearances” 选项卡
图 11－37 “Thermalreliefconnects” 选项卡
（1）“Thrupins”文本框选项内有 “Orthogonal（直角连接）”、“Diagonal（斜角连接）”、
“Fullcontact（完全连接）”、 “8wayconnect（8方向连接）”、 “None（不连接）” 和 “Best
contact（以最好的方式连接）”6种选项。
（2） “Smdpins”和 “Vias”文本框内的选项与 “Thrupins” 文本框选项相同。
（3） “Minimumconnects”：最小连接数。
（4） “Maximumconnects”：最大连接数。
813
11.7 PCB设计规则
对于 PCB的设计，Allegro提供了完善的设计规范设定，这些设计规则涉及到 PCB设计
过程中导线的放置、导线的布线方法、元器件放置、布线规则、元器件移动和信号完整性等
方面。Allegro系统将根据这些规则来约束自动摆放和自动布线。在很大程度上，布线能否
成功和布线质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。
图 11－38 “Constraints
（约束）”子菜单
对于具体的电路需要采用不同的设计规则，若用户设计的
是双面板，很多规则可以采用系统默认值，系统默认值就是对
双面板进行设置的。
选择菜单栏中的 “Setup（设置）”
→
“Constraints（约束）”
命令，系统将弹出如图
11－38所示的子菜单，显示各种设计规
则命令。
选择菜单栏中的 “Setup（设置）”
→
“Constraints（约束）”
→
“Model（模型）” 命令，弹出如图 11－39所示的 “Analysis
Modes
（分析模型）” 对话框，选 择需要 进 行不同 规 则设置 的
对象。
图 11－39 “AnalysisModel（分析模型）”对话框
不同的 PCB设计中，设计规则主要包括时序规则、布线规则、间距规则、信号完整性
规则以及物理规则等设置。
913