Cadence_16.6高速电路板设计与仿真.pdf - 第200页
3 . 绘 制 子原 理 图 A d d r e s s i n g 1 ） 在项 目管 理 器中 双 击图 页 “ A d d r e s s i n g ” ， 进 入 原 理 图 编 辑 环 境， 按 照 前 面 讲 解 的 方 法摆 放 元器 件 ，如 图 6 － 2 5 6 所示 。 图 6 － 2 5 6 新 建 页 A d d r e s s i n g 上摆 放元 件 2 ） 选择 菜单 栏 中的 “ P l a c e…
签名称 A0。
图 6－253 放置总线分支
图 6－254 编辑网络标签
单击 按钮，这时鼠标上带有一个初始标号，移动鼠标光标，将网络标签放置到
总线分支上，依次放置递增的网络标签，结果如图 6－255所示。
图 6－255 完成放置网络标签
881
3.绘制子原理图 Addressing
1）在项目管理器中双击图页 “Addressing”，进入原理图编辑环境，按照前面讲解的方
法摆放元器件，如图 6－256所示。
图 6－256 新建页 Addressing上摆放元件
2）选择菜单栏中的 “Place（放置）”
→
“HierarchicalPort（电路端口）” 命令，或单
击 “Draw （绘图）” 工具栏中的 “Placeport（放置电路端口）” 按钮 ，添加电路图 I／O端
口，弹出端口选择对话框，并将选择的端口放置到原理图中，使用同样的方法放置其余端
口，最终结果如图 6－257所示。
图 6－257 放置电路端口
3）选择菜单栏中的 “Place（放置）”
→
“Wire（导线）” 命令，或单击 “Draw （绘
图）”工具栏中的 “Placewire（放置导线）” 按钮 ，连接接地符号与对应接线端，至此完
成原理图的绘制，如图 6－258所示。
4）选择菜单栏中的 “Place（放置）”
→
“NetAlias（网络名）” 命令，或单击 “Draw
（绘图）” 工具栏中的 “Placenetalias（放置网络名）” 按钮 ，弹出 “PlaceNetAlias（放置
网络名）” 对话框，将网络标签放置到导线上，依次放置递增的网络标签，结果如图 6－259
所示。
981
图 6－258 连接电路图
图 6－259 完成放置网络标签
4.生成层次块元件
1）打开项目管理器窗口，选中图样文件 “Addressing”，选择菜单栏中的 “Tools（工
具）”
→
“GeneratePart（生成图表符元件）”命令，弹出如图 6－260所示的 “GeneratePart
（生成图表符元件）” 对话框，在 “Partname（元件名称）” 文本框中输入层次块名称 Ad-
dressing，其余选项选择默认，单击 按钮，完成层次块设置。
2）弹出如图 6－261所示的对话框，设置层次块元件的引脚信息，单击 按钮，
关闭对话框，完成子原理图到层次块的转换。
3）选中图样文件 “Storage”，选择菜单栏中的 “Tools（工具）”
→
“GeneratePart（生
成图表符元件）” 命令，弹出如图 6－262所示的 “GeneratePart（生成图表符元件）” 对话
框，在 “Partname（元件名称）”文本框中输入层次块名称 Storage，其余选项选择默认，单
击 按钮，完成层次块设置。
4） 弹出如图 6－263所示的对话框，设置层次块元件的引脚信息，选中 5、6、7、8引
脚，单击 ，删除多余引脚，如图 6－263所示，单击 按钮，关闭对话框，完
成子原理图到层次块的转换。
091