Cadence_16.6高速电路板设计与仿真.pdf - 第208页
图 6 － 2 7 9 P e r i p h e r a l 层 次块 对 应的 下 层电 路 图 6 － 2 8 0 项 目 管理 器 窗口 5 . 绘 制 子原 理 图 P o w e r 1 ） 在项 目管 理 器中 双 击图 页 “ P o w e r ” ， 进 入 原 理 图 编 辑 环 境 ， 按 照 前 面 讲 解 的 方 法 摆 放元 器 件， 如 图 6 － 2 8 1 所 示 。 图 6 － 2 8 1 新 建 …
图 6－275 放置图样入口
3.原理图设计
选择菜单栏中的 “Place（放置）”
→
“Wire（导线）” 命令，或单击 “Draw （绘图）”
工具栏中的 “Placewire（放置导线）” 按钮 ，对原理图进行布线操作，结果如图 6－276
所示。
图 6－276 绘制结果
4.生成子原理图
1）选中 “Power”层次块，右击鼠标，选择 “DescendHierarchy（生成下层电路层）”
命令，弹出如图 6－277所示的对话框，系统会自动创建一个电路原理图文件夹，弹出的对
话框中可以修改创建电路原理图文件夹的名称，在 “
Name（名称）” 栏中输入 “Power”，
单击 按钮，创建层次块 “Power”对应的下层电路，如图 6－278所示。
图 6－277 修改下层电路图名称 图 6－278 Logic层次块对应的下层电路
2）用同样的方法创建层次块 “FC” 对应的子原理图，如图 6－279所示。
3）与此同时，在项目管理器中产生了新的电路图 Power.sch：Power和 FC.sch：FC，如
图 6－280所示。
691
图 6－279 Peripheral层次块对应的下层电路 图 6－280 项目管理器窗口
5.绘制子原理图 Power
1）在项目管理器中双击图页 “Power”，进入原理图编辑环境，按照前面讲解的方法摆
放元器件，如图 6－281所示。
图 6－281 新建页上摆放元件
2） 选择菜单栏中的 “Place（放置）”
→
“Wire（导线）”命令，或单击 “Draw （绘图）”
工具栏中的 “Placewire（放置导线）” 按钮 ，连接接地符号与对应接线端，如图 6－282
所示。
至此完成子原理图绘制。
6.绘制子原理图 FC
1）在项目管理器中双击图页 “FC”，进入原理图编辑环境，按照前面讲解的方法摆放
元器件，如图 6－283所示。
2）选择菜单栏中的 “Place（放置）”
→
“Wire（导线）” 命令，或单击 “Draw （绘
图）”工具栏中的 “Placewire（放置导线）” 按钮 ，连接接地符号与对应接线端，至此完
成原理图的绘制，如图 6－284所示。
791
图 6－282 连接电路图
图 6－283 在新建图页 FC上摆放元件
图 6－284 完成图页 “FC” 绘制
6.4.7 扫描特性电路
1.建立工作环境
1）在 Cadence主窗口中，选择菜单栏中的 “Files（文件）”
→
“New” （新 建）
→
“Project（工程）” 命令，或单击 “Capture”工具栏中的 “Createdocument（新建文件）” 按
钮 ，弹出如图 6－285所示 的 “New Project（新 建工程）” 对话框，选择原理 图类型为
“AnalogorMixedA／D”，输入文件名称为 “ScanningProperties”。
891