Cadence_16.6高速电路板设计与仿真.pdf - 第17页

图 1 － 5 S i g X p l o r e r 窗口 图 1 － 6 “ P a r a m e t e r s ” 控 制 面 板 1 ） 单击 “ D E S I N G ” 前 面 的 “ ＋ ” 号， 列 出 了 组 成 这 个 电 路 拓 扑 的 所 有 元 件， 如 图 1 － 7 所示。 2 ） 单击 电路 元 件前 面 “ ＋ ” 号， 每 个传 输 线对 应 的约 束 表如 图 1 － 8 所 示。 图 1 －…

100%1 / 401
元件编辑器 PartDeveloper是用来创建元件的工具，其最大的特点是直观、简便。在 Ca-
dence
中不管是创建一个新的元件还是对一个旧的元件进行编辑，都必须要清楚地知道，一
个完整的元件到底包含了哪些内容以及这些内容是怎样有机地表现为一个完整的元件。
1.2.4　AllegroPackage工作平台
在 Cadence中主要使用 AllegroPackage封装编辑器来创建和编辑新的零件封装。虽然软
件自带强大的元件库及封装库，但还需要设计自己的元件库和对应的零件封装库。
AllegroPackage工作窗口主要由标题栏、菜单栏、工具栏、工作窗口、控制面板视窗、
命令窗口和状态栏组成，如图 1－4所示。
图 1－4　“AllegroPackage”工作窗口
1.2.5　SigXplorer工作平台
SigXplorer窗口有标题栏菜单栏、工具栏、工作区、信息窗口以及控制面板，如图 1－5
所示。
1.控制面板
打开 “Parameters（参数）” 控制面板，显示整个参数的总标题 CIRCUIT，单击 “CIR-
CUIT”前面的 “＋”号，详细信息显示如图 1－6所示。
●
“tlineDelayMode”：选择是用时间 （默认单位：ns）还是用长度 （默认单位：mm） 表
示传输线的延时 （传输线的默认传输速度是
140mm／ns）。
●
“userRevision”表示目前的拓扑版本，第一次一般是 1.0，以后修改拓扑时可以将此处
的版本提高，这样以后在 ConstraintManage里不用重新定义拓扑，只要升级拓扑即可。
●
autoSolve：选择关闭系统自动处理问题的功能，而采用手动解决电路仿真过程中的
问题。
5
图 1－5　SigXplorer窗口
图 1－6　“Parameters”控制面板
1）单击 “DESING” 前 面的 “＋” 号，列 出 了组 成 这 个 电 路 拓 扑的 所 有 元 件，如
图 1－7所示。
2）单击电路元件前面 “＋” 号，每个传输线对应的约束表如图 1－8所示。
图 1－7　显示拓扑元件 图 1－8　约束表
6
提示：
白色区域是可以编辑的，灰色区域是无法编辑的。
2.信息窗口
在工作区下面的信息窗口中有 “Command（命令）”、 “Measurements（测量）”、 “Re-
sults（结果）” 三个选项。
（1） “Command（命令）” 窗口
在该窗口中系那是各命令操作。
（2） “Measurements（测量）”窗口
该窗口显示 4种仿真类型，每个仿真类型前面显示 “＋” 号，如图 1－9所示。
图 1－9　选择仿真类型
●
“EMI”：电磁兼容性仿真。
●
“Reflection”：反射仿真，反射是指信号在传输线上的回波现象。在高速的 PCB中导
线必须等效为传输线，信号功率没有全部传输到负载处，有一部分被反射回来了。按
照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。如果二者阻
抗不匹配就会引起反射，负载会将一部分电压反射回源端。根据负载阻抗和源阻抗的
大小关系不同，反射电压可能为正，也可能为负。如果反射信号很强，叠加在原信号
上，很可能改变逻辑状态，导致接收数据错误。如果在时钟信号上可能引起时钟沿不
单调，进而引起误触发。一般布线的几何形状不合理、不正确的线短接、经过连接器
的传输及电源平面的不连续等因素均会导致此类反射。另外常有一个输出多个接收的
情况出现，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线
策略也是影响反射的一个不可忽视的因素。
●
“Crosstalk”：串扰仿真，串扰是相邻两条信号线之间不必要的耦合，信号线之间的互
感和互容引起线上的噪声。因此也就把它分为感性串扰和容性串扰，它们可分别引发
耦合电流和耦合电压。当信号的边沿速率低于
1ns时，就应该考虑串扰问题。如果信
号线上有交变的信号电流通过时，会产生交变的磁场，处于磁场中相邻的信号线会感
应出信号电压。一般 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及
信号线的端接方式对串扰都有一定的影响。在
Cadence的信号仿真工具中可以同时对
6条耦合信号线进行串扰后仿真，可以设置的扫描参数有：PCB的介电常数、介质的
厚度、沉铜厚度、信号线长度和宽度和信号线的间距。仿真时还必须指定一个受侵害
的信号线，也就是考察另外的信号线对本条线路的干扰情况，激励设置为常高或是常
低，这样就可以测到其他信号线对本条信号线的感应电压的总和，从而可以得到满足
要求的最小间距和最大并行长度。
7