Cadence_16.6高速电路板设计与仿真.pdf - 第322页

( 4 ) “ P l a c e m e n t O r i g i n ( 布局 原 点) ” 选项 组 ● “ P i n 1 ” :以 管 脚 1 为布局 原 点。 ● “ B o d y C e n t e r ” : 以元 件 中心 为 布局 原 点。 ● “ S y m b o l O r i g i n ” : 以元 件 符号 为 布局 原 点。 ( 5 ) “ N e t s ( 网络 ) ” 选 项组 ● “ P o…

100%1 / 401
1122 EntergridXincrement
入网 X轴增
1123 EntergridYincrement
入网 Y轴增
2.布局
选择单栏 Place
Autoplace
Insight
局)命令,弹如图 1124 INSIGHT
意义
1124 INSIGHT布局 对话
1 ComponentSize件尺选项
Small:小寸元
Large大尺元件
2 Orientation方向 项组
Horizontal:元水平置。
Vertical:元竖直置。
3 PlaceSides布局在层 项组
Top元件局在层。
Bottom:将件布在底
Both分别顶层底层局元
013
4 PlacementOrigin布局点)选项
Pin1:以 1为布局点。
BodyCenter以元中心布局点。
SymbolOrigin以元符号布局点。
5 Nets网络 项组
Power在该本框可以写一称。
脚元件通被称退耦容,统将自动置到之相的元
电源络可加速动布的进
Ground:在文本中可填写个或个地线网络名称跨过些网的双
脚元件通被称退耦容,统将自动置到之相的元
地线络同可以速自布局进程
ArrayedComponents选此选框按照列布元件装。
3.设置动布
选择单栏 Place置)
Autoplace
Parameters
设置 令, AutomaticPlacement自动局)对话,如 1125所示下面
绍各项的义。
1125 AutomaticPlacement动布 对话
113
1 Algorithm 布局法)选项
Discreate离散件。
IC集成路。
Array阵列
2 Direction方向 项组
North:与 PCB边框线顶部极限距。
East PCB线右的极间距
South PCB线底的极间距
West:与 PCB线左的极间距
3Rotation旋转度) 项组在进元件
件组行旋,默有四选项 0901802700 50
布局件角
0°多个 50余选均默 0
Straight入相连接元件默认 75
Mirror定布的元所在
Leftovers:勾此复框,理未放的件。
Overlap勾选复选,布过程元件以重
Softboundary勾选复选,元可以置在路板外的间。
Clockredistribution选此选框元件局过中可新分
Cluster勾选复选,将动放的元进行组。
Norat:勾此复框,动放元件不显飞线
RemoveTAG:勾此复框,性在成自放置删除
如无殊要求, 钮,作,
在完自动局后信息板中示信,提自动局结
元件自动局后再是照种排列起。择,
初步成若组分
PCB中。
因此需要自动局进调整
11.5 3D
元件布局毕后PCB 1126。可通过 3D图,果,
查布是否理。
PCB View
3D Viewer3D
令,系统成该 PCB 3D图。 Allegro3DViewer3D
如图 1127所示
在该口中进行项操,如出图、设显示式等
1.图片
选择单栏 Files文件
ExportImage图片 令,
的形式输 PCB果图输入片名 CLOCK 1128
保存片文
213