Cadence_16.6高速电路板设计与仿真.pdf - 第195页
图 6 － 2 4 3 添 加 原理 图 符号 图 6 － 2 4 4 放 置 忽略 E R C 检查 测试 点 在本 例 中， 重 点介 绍 了总 线 的绘 制 方法 。 总 线 需 要 有 总 线 分 支 和 网 络 标 签 来 配 合 使 用。 总线 的 适当 使 用， 可 以使 原 理图 更 规范 、 更整 洁 、更 美 观。 6 . 4 . 5 存储 器 接口 电 路 本例 主 要讲 述 自下 而 上的 层 次原 理 图设 计…
络名）” 对话框，如图 6－241所示。在该对话框中输入标签名称 RST。
图 6－241 编辑网络标签
单击 按钮，将网络标签放置到导线上，结果如图 6－242所示。
图 6－242 完成放置网络标签
10.添加接地、电源符号
选择菜单栏 中 的 “Place（放置）”
→
“Ground （接 地）” 命 令，或 单 击 “Draw （绘
图）”工具栏中的 “Placeground（放置接地）” 按钮 ，在弹出的对话框中选择接地、电源
符号，然后向电路中添加接地、电源符号，如图
6－243所示。
11.放置忽略 ERC检查测试点
选择菜单栏中的 “Place（放置）”
→
“NoConnect（不连接）” 命令，或单击 “Draw
（绘图）”工具栏中的 “Placenoconnect（放置不连接符号）” 按钮 ，放置忽略 ERC检查
测试点，如图 6－244所示。
381
图 6－243 添加原理图符号
图 6－244 放置忽略 ERC检查测试点
在本例中，重点介绍了总线的绘制方法。总线需要有总线分支和网络标签来配合使用。
总线的适当使用，可以使原理图更规范、更整洁、更美观。
6.4.5 存储器接口电路
本例主要讲述自下而上的层次原理图设计。在电路的设计过程中，有时候会出现一种情
况，即事先不能确定端口的情况，这时候就不能将整个工程的母图绘制出来，因此自上而下
的方法就不能胜任了。
481
1.新建原理图页
1）在 Cadence主窗口中，选择菜单栏中的 “Files（文件）”
→
“New” （新建）
→
“Project
（工程）”命令，或单击 “Capture”工具栏中的 “Createdocument（新建文件）”按钮 ，弹出
“NewProject（新建工程）”对话框，创建工程文件 “USB.dsn”，如图6－245所示。在该工程文件
夹下，默认创建图样文件 SCHEMATIC1，在该图样子目录下自动创建原理图页 PAGE1。
2）选中图样页文件 PAGE1，选择菜单栏中的 “Design（设计）”
→
“Rename（重命名）”
命令，或右击鼠标选择快捷菜单中的 “Rename（重命名）”命令，弹出 “RenamePage（重命
名图页）”对话框，保存图页文件名称为 “Storage”，完成原理图页文件的重命名。
3）在项目管理器上选中 “SCHEMATIC1”，右击鼠标在弹出的快捷菜单中选择 “New
Page（新建图页）” 命令，弹出对话框，在 “Name（名称）” 文本框中显示新建页的名称
“Addressing
*
”，单击 按钮，完成第 2页原理图的创建，如图 6－246所示。
图 6－245 “NewProject（新建工程）”对话框 图 6－246 新建页名称修改对话框
2.绘制子原理图 Storage
1）在项目管理器中双击图页 “Storage”，进入原理图编辑环境，按照前面讲解的方法
摆放元器件，如图 6－247所示。
图 6－247 新建页上摆放元件
2）选择菜单栏中的 “Place（放置）”
→
“HierarchicalPort（电路端口）” 命令，或单
击 “Draw （绘图）” 工具栏中的 “Placeport（放置电路端口）” 按钮 ，添加电路图 I／O端
581