Cadence_16.6高速电路板设计与仿真.pdf - 第214页
1 . “ D e s i g n R u l e s O p t i o n s （ 设计 规 则选 项 ） ” 选项 卡 1 ） 在 “ S c o p e （ 范 围） ” 选项 组中 ， 可 以选 择 检 查 完 整 的 电 路 图 系 或 检 查 电 路 图 系 中 选 取的 电 路图 。 2 ） 在 “ M o d e （ 模式 ） ” 选 项组 中 ，可 以 选择 所 有实 体 （ 推 荐） 或 选择 所 有事 件 。 ●…
第 7章 原理图的后续处理
学习了原理图绘制的方法和技巧后，接下来将介绍原理图的后续处理。如设计规则检
查、报表文件的生成，只有经过层层检查，设计出符合需要和规则的电路原理图，才能对其
顺利进行仿真分析，最终变为可以用于生产的 PCB文件。
知识点
●
设计规则检查
●
报表输出
●
打印输出
7.1 设计规则检查
完成原理图绘制后，需要进行 DRC，即进行设计规则检查，该检查是对原理图进行通
篇检查，确认电气连接、逻辑功能、电源连接是否正确。
选择菜单栏中的 “Tools（工具）”
→
“DesignRulesCheck（设计规则检查）” 命令，或
单击 “Capture”工具栏中的 “Designrulecheck（设计规则检查）” 按钮 ，打开 “Design
RulesCheck（设计规则检查）” 对话框，如图 7－1所示，该对话框包括 “DesignRulesOp-
tions
（设计规则选项）” 选项卡、 “ElectricalRules（电气规则）” 选项卡、 “PhysicalRules
（物理规则）” 选项卡和 “ERCMatrix（ERC矩阵）” 选项卡。
图 7－1 “DesignRulesCheck（设计规则检查）” 对话框
202
1.“DesignRulesOptions（设计规则选项）” 选项卡
1）在 “Scope（范围）”选项组中，可以选择检查完整的电路图系或检查电路图系中选
取的电路图。
2）在 “Mode（模式）” 选项组中，可以选择所有实体 （推荐） 或选择所有事件。
●
“Useoccurrences”：事件，指的是在绘图页内同一实体出现多次的实体电路。在复杂
层次电路中，子方块电路重复使用了 n次，就形成了 n次事件；
●
“Useinstances（Preferred）”：实体 （推荐），是指放在绘图页内的元件符号。复杂层
次电路中的子方块电路内本身的元件却是实体。
3） 在 “Action（功能）” 选项组中，选择要求进行规则检查或删除 DRC后在电路图上
产生的记号。
●
“CreateDRCmakersforwarn”：设置进行 DRC时，若发现错误，则在错误之处放置警
告标志。
4）在 “DesignRules（设计规则）” 选项组中，选择进行 “电气规则” 检查或 “物理规
则” 检查。
●
“RunElectricalRules”：勾选此复选框，运行电气规则，可打开 “ElectricalRules（电
气规则）” 选项卡，如图
7－2所示，设置要检查的电气规则。
图 7－2 “ElectricalRules（电气规则）”选项卡
●
RunPhysicalRules：勾选此复选框，运行物理规则。可打开 “PhysicalRules（物理规
则）”选项卡，如图 7－3所示，设置要检查的电气规则。
5）在 “Report（报告）” 选项组中，指定所要检查的电路原理图。
●
“ViewOutput”：勾选此复选框，输出检查结果。
2.“ElectricalRules（电气规则）” 选项卡
●
“Checkoff－pageconnectorconnection”：勾选此复选框，设置检查平坦式电路图各电
302
路图间的电路端口连接器是否相符。在进行平坦式电路图检查时，必须选中该项。
图 7－3 “PhysicalRules（物理规则）” 选项卡
●
“Checkhierarchicalportconnection”：勾选此复选框，设置检查层次式电路图端口连接
时，电路方块图 I／O端口与其内层电路的电路图 I／O端口是否相符。
●
“Checkunconnectednet”：勾选此复选框，检查未连接的网络。
●
“CheckSDTcornpatibility”：勾选此复选框，检查与 SDT电路图的兼容性。
●
“Reportallnetnames”：勾选此复选框，列出所有网络的名称。
●
“Reportoff－gridobjects”：勾选此复选框，列出未放置在格点上的图件。
●
“Reporthierarchicalportsandoff－pageconnectors”：勾选此复选框，要求程序列出所
有的电路端口连接器及电路图 I／O端口。
●
“Reportinvalidpackaging”：勾选此复选框，检查无效的封装。
●
“Reportidenticalpartreferences”：勾选此复选框，检查是否有重复的元件序号。
3.“ERCMatrix（ERC矩阵）”选项卡
打开该选项卡，如图 7－4所示，设置规则矩阵。在该选项卡中，用户可以定义一切与
违反电气连接特性有关的错误等级。当对原理图进行检查时，错误的信息将在原理图中显示
出来。要想改变错误等级的设置，单击对话框中的方块即可，每单击一次改变一次，可循环
切换。
其中，
Y轴的项目代表该列所连接的端点；斜边上的各项代表该行所连接的端点；交叉
方块表示该行的端点与该列的端点相连接时，程序所作出的反应。
交叉方块的
3种显示状态表示不同错误等级：空白表示 “NoReport（不显示错误）”、
黄色标有
W 的方块表示 “Warning（警告）”、红色标有 E的方块表示 “Error（错误）”。
经检查过的原理图会在 “Sessionlog” 窗口中显示检查信息。认真阅读每一个错误，根
据错误或警告提示返回原理图修改。
402