Cadence_16.6高速电路板设计与仿真.pdf - 第136页
图 6 － 3 5 I m p l e m e n t a t i o n T y p e 菜单 选 项 图 6 － 3 6 激 活文 本 框命 令 ● “ I m p l e m e n t a t i o n T y p e ” 下 拉菜 单 说明 如 下： ■ “ ＜ n o n e ＞ ” ：不 附 加任 何 工具 参 数。 ■ “ S c h e m a t i c V i e w ” ： 与电 路 图连 接 。 ■ “ V …
图 6－33 “Editoff－PageConnector（编辑页间连接符）”对话框
6.2.8 放置图表符
放置的图表符并没有具体的意义，只是层次电路的转接枢纽，需要进一步进行设置，包
括其标识符、所表示的子原理图文件，以及一些相关的参数等。
1.放置图表符的具体步骤
选择菜单栏中的 “
Place（放置）”
→
“HierarchicalBlock（图表符）” 命令，或者单击
“Draw （绘图）” 工具 栏中 的 “PlaceHierarchicalBlock（放置 图表 符）” 按钮，弹出如
图 6－34所示的对话框。
图 6－34 放置层次模块对话框
2.方块电路图属性的主要参数
●
“Reference”：在该文本栏用来输入相应方块电路图的名称，其作用与普通电路原理图
中的元件标识符相似，是层次电路图中用来表示方块电路图的唯一标志，不同的方块
电路图应该有不同的标识符。
●
“ImplementationType”：该电路图所连接的内层电路图类型，其下拉菜单中一共有 8
项，如图 6－35所示。选择除 “none” 外的其余选项后，激活相应选项，如图 6－36
所示。
●
“Implementationname”：该文本栏用来输入该方块电路图所代表的下层子原理图的文
件名。
●
“Pathandfilename”：指定该电路的存盘路径，可以不指定，默认电路图选择的路径。
421
图 6－35 ImplementationType菜单选项
图 6－36 激活文本框命令
●
“ImplementationType”下拉菜单说明如下：
■
“＜none＞”：不附加任何工具参数。
■
“SchematicView”：与电路图连接。
■
“VHDL”：与 VHDL硬件描述语言文件连接。
■
“EDIF”：与 EDIF格式的网络表连接。
■
“Project”：与可编辑逻辑设计项目连接。
■
“PSpiceModel”：与 PSpice模型连接。
■
“PSpiceStimulus”：与 PSpice仿真连接。
■
“Verilog”：与 Verilog硬件描述语言文件连接。
3. ：单击此按钮，弹出如图 6－37所示的对话框，增加和修改相关参数。
图 6－37 用户属性参数设置
单击 按钮，关闭对话框。
4.此时，鼠标变成了十字形，移动鼠标到需要放置方块电路图的地方，单击鼠标确定
方块电路图的一个顶点，如图 6－38所示。移动鼠标到合适的位置再一次单击鼠标确定其对
角顶点，即可完成方块电路图的放置，设置完属性的图表符如图 6－39所示。
图 6－38 放置图表符 图 6－39 设置完的图表符
521
6.2.9 放置图样入口
1.选中图表符，选择菜单栏中的 “Place（放置）”
→
“HierarchicalPin（图样入口）”
命令，或者单击 “Draw （绘图）” 工具栏中的 “PlaceH Pin（放置图样入口）” 按钮 ，添
加层次端口，弹出如图 6－40所示的对话框。
2.方块电路图属性的主要参数如下：
●
“Type”：类型下拉列表，包含 8种端口类型，这是电路端口最重要的属性，如图 6－41
所示。
图 6－40 电路端口属性设置对话框 图 6－41 类型下拉列表
●
“Name”：输入电路端口的名称，与层次原理图子图中的端口名称对应，只有这样才
能完成层次原理图的电气连接。
●
“Width”：设置引脚类型，有两个选项，包括 “Scalar（普通）”、“Bus（总线）”。
●
：单击此按钮，弹出如图 6－42所示的对话框，增加和修改相关参数。
属性设置完毕后，单击 按钮，关闭设置对话框。
3.此时，在工作区出现一个随着鼠标移动的图样入口，附着图样入口的鼠标只能在方
块电路 图 内 部 移 动，选择要放置的位置，单 击 鼠 标，引 脚 放 在 图 表 符 的 矩 形 框 里，如
图 6－43所示。
图 6－42 用户属性参数设置
图 6－43 移动图样入口
4.此时，鼠标仍处于放置图样入口的状态，重复 Step3的操作即可放置其他的图样入
口，如图 6－44所示。完成放置后，右击鼠标或者按下 〈Esc〉 键便可退出操作，结果如
图 6－45所示。
621