Cadence_16.6高速电路板设计与仿真.pdf - 第135页
图 6 － 3 3 “ E d i t o f f － P a g e C o n n e c t o r （ 编 辑页 间 连接 符 ） ” 对 话 框 6 . 2 . 8 放置 图 表符 放置 的 图表 符 并没 有 具体 的 意义 ， 只是 层 次电 路 的转 接 枢纽 ， 需要 进 一步 进 行设 置 ，包 括其 标 识符 、 所表 示 的子 原 理图 文 件， 以 及一 些 相关 的 参数 等 。 1 . 放 置 图表 符 的…
3.在 “Libraries（库）”列表库中显示已加载的元件库，在 “Symbol（符号）” 列表框
中显示所选元件库中包含的电源、接地符号，在 “
Name（名称）” 文本框中编辑页间连接
符名称，在右侧显示页间连接符缩略图。
●
单击 按钮，弹出 “BrowserFiles（文件搜索）”对话框，选择要添加的库文件。
●
单击 按钮，删除 “Libraries（库）”列表库中加载的元件库。
●
单击 按钮，退出对话框，在鼠标上显示浮动的页间连接符，移动光标到需要放
置夜间连接符的地方，单击鼠标即可完成放置，如图
6－31所示。此时鼠标仍处于放
置页间连接符的状态，重复操作即可放置其他的页间连接符。
图 6－31 放置页间连接符
4.同样在另一个页面，该网络的另一端也放好同名的页间连接符，在两个原理图页面
建立了电气连接，两个页面内都放好后如图
6－32所示。
图 6－32 不同图页间放置同名页间连接符
5.双击页间连接符，弹出如图 6－33所示的 “Editoff－PageConnector（编辑页间连接
符）”对话框，在 “Name（名称）”文本框中输入需要修改的页间连接符名称，如图 6－33
所示。
321
图 6－33 “Editoff－PageConnector（编辑页间连接符）”对话框
6.2.8 放置图表符
放置的图表符并没有具体的意义，只是层次电路的转接枢纽，需要进一步进行设置，包
括其标识符、所表示的子原理图文件，以及一些相关的参数等。
1.放置图表符的具体步骤
选择菜单栏中的 “
Place（放置）”
→
“HierarchicalBlock（图表符）” 命令，或者单击
“Draw （绘图）” 工具 栏中 的 “PlaceHierarchicalBlock（放置 图表 符）” 按钮，弹出如
图 6－34所示的对话框。
图 6－34 放置层次模块对话框
2.方块电路图属性的主要参数
●
“Reference”：在该文本栏用来输入相应方块电路图的名称，其作用与普通电路原理图
中的元件标识符相似，是层次电路图中用来表示方块电路图的唯一标志，不同的方块
电路图应该有不同的标识符。
●
“ImplementationType”：该电路图所连接的内层电路图类型，其下拉菜单中一共有 8
项，如图 6－35所示。选择除 “none” 外的其余选项后，激活相应选项，如图 6－36
所示。
●
“Implementationname”：该文本栏用来输入该方块电路图所代表的下层子原理图的文
件名。
●
“Pathandfilename”：指定该电路的存盘路径，可以不指定，默认电路图选择的路径。
421
图 6－35 ImplementationType菜单选项
图 6－36 激活文本框命令
●
“ImplementationType”下拉菜单说明如下：
■
“＜none＞”：不附加任何工具参数。
■
“SchematicView”：与电路图连接。
■
“VHDL”：与 VHDL硬件描述语言文件连接。
■
“EDIF”：与 EDIF格式的网络表连接。
■
“Project”：与可编辑逻辑设计项目连接。
■
“PSpiceModel”：与 PSpice模型连接。
■
“PSpiceStimulus”：与 PSpice仿真连接。
■
“Verilog”：与 Verilog硬件描述语言文件连接。
3. ：单击此按钮，弹出如图 6－37所示的对话框，增加和修改相关参数。
图 6－37 用户属性参数设置
单击 按钮，关闭对话框。
4.此时，鼠标变成了十字形，移动鼠标到需要放置方块电路图的地方，单击鼠标确定
方块电路图的一个顶点，如图 6－38所示。移动鼠标到合适的位置再一次单击鼠标确定其对
角顶点，即可完成方块电路图的放置，设置完属性的图表符如图 6－39所示。
图 6－38 放置图表符 图 6－39 设置完的图表符
521