Cadence_16.6高速电路板设计与仿真.pdf - 第22页

图 1 － 1 4 状 态栏 通过 命 令窗 口 反馈 各 种信 息 ，包 括 出错 信 息。 因 此， 用 户要 时 刻关 注 在命 令 窗口 中 出现 的信 息 。 8 . 工 作 区 工作 区是 进 行电 路 原理 图 设计 的 工作 平 台。 在 该 区 域 中 ， 用 户 可 以 新 绘 制 一 张 电 路 图， 将从 原 理图 中 导入 的 封装 元 件进 行 布局 、 布线 、 覆铜 等 操作 。 1 . 3 C a d …

100%1 / 401
●
“Logic（原理图）”菜单：用于原理图属性的添加与设置。
●
“Place（放置）” 菜单：包含了在 PCB中放置对象的各种菜单项。
●
“FlowPlan（流程图）”：用于对流程图的插入、编辑等操作。
●
“Route（布线）”菜单：可进行与 PCB布线相关的操作。
●
“Analyze（分析）” 菜单：用于电路板分析设置。
●
“Manufacture（制造）” 菜单：用于电路板加工制造前的参数设置。
●
“Tools（工具）”菜单：可为 PCB设计提供各种工具，如 DRC检查、元件的手动或自
动布局、PCB图的密度分析以及信号完整性分析等操作。
●
“Help（帮助）” 菜单：帮助菜单。
3.工具栏
工具栏中以图标按钮的形式列出了常用菜单命令的快捷方式，用户可根据需要对工具栏
中包含的命令项进行选择，对摆放位置进行调整。
在 PCB设计界面中，AllegroPCB16.6提供了丰富的工具栏，共有 16种，如图 1－13
所示。
图 1－13　工具栏
4.控制面板
控制面板一般位于右侧，是一个浮动面板，当光标移动到其标签上时，就会显示该面
板，可以通过单击标签在几个浮动面板间进行切换。也可将该面板固定显示在右侧。
当工作面板为浮动状态时，单击右上角的 “固定” 按钮
，面板固定在工作窗口右侧，
不随鼠标的移开而自动隐藏；单击此按钮，这时，右上角的图标变为 “浮动” 按钮 ，工
作面板变为浮动，将鼠标放置在此处时，面板打开，移开鼠标，面板自动隐藏。
在 PCB设计中经常用到的工作面板有 Option（选项） 面板、Find（查找） 面板及 Visi-
ble（可见性） 面板。
5.视窗
在 “WorldView （视窗）” 窗口中可以看到整个电路板的轮廓，也可以显示电路板局部
区域，同时控制该电路板的大小，调整电路板位置。
6.状态栏
状态栏显示在编辑器窗口最下方，与标题栏相对应，分布在整个编辑器窗口的顶端或底
部。实时显示执行的命令名称、坐标点位置等信息，如图 1－14所示。
7.命令窗口
“Command（命令）” 窗口是输入命令名和显示命令提示的区域，显示正在使用的命令
信息，默认的命令行在工作区下方，为若干文本行。绝大多数的
Allegro的菜单中的命令都
有相对应的命令名字，通过在命令窗口中输入相应的 “名字 ＋ 〈Enter〉”，或通过鼠标单击
相应的命令达到一样的效果。
01
图 1－14　状态栏
通过命令窗口反馈各种信息，包括出错信息。因此，用户要时刻关注在命令窗口中出现
的信息。
8.工作区
工作区是进行电路原理图设计的工作平台。在该区域中，用户可以新绘制一张电路图，
将从原理图中导入的封装元件进行布局、布线、覆铜等操作。
1.3　Cadence功能模块
下面简单介绍 Cadence16.6的具体功能模块：
●
“DesignEntryCIS”：Cadence公司收购的 OrCAD公司的旧版本 Capture和 CaptureCIS，
是国际上通用的、标准的原理图输入工具，设计快捷方便，图形美观，与
Allegro软
件平台实现了无缝连接。
●
“DesignEntryHDL”：是旧版本的 ConceptHDL，提供了基于 DesignCapture环境的原
理图设计，允许使用表格、原理图和 VerilogHDL进行设计。
●
“DesignEntryHDLRuleChecker”：检查 DesignEntryHDL规则的工具。
●
“LibraryExplorer”：包括 “PartDeveloper” 和 “LibraryExplorer” 两个功能，进行数
字设计库的管理，可以调用建立 “PartDeveloper”、 “PartTableEditor”、 “DesignEn-
try”、“Packager－XL” 和 “Allegro” 的元件符号和模型。
●
“ModelIntegrity”：查看与验证模型的工具。
●
“OrCADCapture”：原理图设计工具。
●
“OrCADCaptureCIS”：原理图设计工具。
●
“PackageDesigner”：高密度 IC封装设计和分析。
●
“PCBEditor”：完整的 PCB设计工具。
●
“PCBRouter”：CCT布线器。
●
“PCBSI”：建立数字 PCB系统和集成电路封装设计的集成高速设计和分析环境，可
以解决电器性能相关问题，如信号完整性、串扰、电源完整性和 EMI。
●
“PhysicalViewer”：Allegro浏览器模块。
●
“ProjectManager”：DesignEntryHDL的项目管理器。
●
“PSpiceAD”：原理图仿真工具。
11
●
“SigXplorer”：网络拓扑的仿真和提取。
●
“Sip”：是一种在基板上同时粘着两块以上芯片的单片封装。
●
“SystemDigitalArchitect”：Sip数字结构图。
●
“SystemArchitect”：系统结构图。
1.4　Cadence软件新功能
Cadence16.6新版本软件的新增功能具体介绍如下：
●
Cadence16.6解决方案支持一种新的数据格式，如 DRC与 3D查看，并支持芯片放置
在腔体内进行查看。全新直观的键合线应用模式可通过专注于特定的焊线工艺提升产
能。CadenceAllegro套件可实现高效率的 WLCSP流程，可迅速地读写 GDSII数据。
另外，全新的高级封装布线器基于
Sigrity技术，可大大加快封装的底层互联实现。
●
Cadence16.6可实现具有更高可预测性和更有效率的设计，Allegro协同设计流程的改
良可增强合作，芯片与 PCB设计团队都能提高系统级的表现，从而降低总体系统
成本。
●
与 AltiumDesigner（Protel）提供的一个完整的设计工具包不同，CadenceAllegro工具
提供了极其灵活的配置，通过拆分成许多功能模块，不同需求的客户可以找到最适合
自己的方案，从而大幅节省了成本。相比 Cadence16.5，之前其中 Pspice工具只能支
持单核，而新的 Pspice工具可支持多核 （超过 4核），因而在仿真速度方面最高可以
提升 4倍。加强了与用户互动的功能，并可通过云存储将设计放到云端。此外，Ca-
dence16.6
在 TeamDesign、小型化、三维接口等方面都有很好的改良。
●
Allegro16.6能够将高速界面的时序闭合加快 30％～50％，这依赖于时序敏感型物理
实现与验证，其对应的业界首个电子 CAD （ECAD） 环境，可以进行支持 Microsoft
SharePoint技术的 PCB设计。
●
Allegro16.6有助于嵌入式双面及垂直部件的小型化改良，改进时序敏感型物理实现
与验证，加快时序闭合，并改进电子 CAD （ECAD）和机械化 CAD （MCAD） 协同设
计，这些对加快多功能电子产品的开发至关重要。
●
Allegro16.6产品套件继续利用嵌入式有源及无源元件最新的生产工艺，解决电路板
尺寸不断缩小的特定设计问题。元件可利用 Z轴垂直潜入到 PCB内层，大大减少 X
和 Y轴布线空间。
●
Allegro16.6可以通过自动交互延迟调整 （AiDT） 加快时序敏感型物理实现，缩短的
程度可达 30％～50％。AiDT可帮助用户逐个迅速调整关键高速信号的时间，或将其
应用于字节通道级，将 PCB上的线路调整时间从数日缩短到几个小时。
1.5　电路设计分类
电路设计就是指实现一个电子产品从设计构思、电学设计到物理结构设计的全过程。在
Cadence中，设计电路板最基本的过程有以下几个步骤：
21