Cadence_16.6高速电路板设计与仿真.pdf - 第386页
打开 “ S h a p e f i l l （ 填 充方 式 ） ” 选 项 卡， 如 图 1 2 － 1 3 0 所 示 。 选 择 “ R o u g h （ 粗 糙 ） ” 选 项。 其 余参 数 选择 默 认设 置 。单 击 按 钮 ，关 闭 对话 框 。 1 6 . 添加 覆 铜区 域 选择 菜 单栏 中 的 “ E d i t （ 编辑 ） ” → “ Z － c o p y （ 复 制 ） ” 命 令， 打 开 右 侧 …
图 12－128 “ColorDialog（颜色）”对话框
图 12－129 “DesignParametersEditor（设计参数编辑器）” 对话框
473
打开 “Shapefill（填充方式）” 选项卡，如图 12－130所示。选择 “Rough（粗糙）” 选
项。其余参数选择默认设置。单击 按钮，关闭对话框。
16.添加覆铜区域
选择菜单栏中的 “Edit（编辑）”
→
“Z－copy（复制）” 命令，打开右侧 “Option（选
项）”面板，如图 12－131所示。
图 12－130 “Shapefill（填充方式）”选项卡 图 12－131 “Option（选项）”面板
在 “CopytoClass／Subclass（复制集和子集）”选项组下依次选择 “ETCH”、“VCC” 选
项；在 “
Size（尺寸）” 选项组下选择 “Contract（缩小）”；在 “Offset（偏移量）” 中输入
要缩小的数值 0。
完成参数设置后，在工作区中的禁止布线边框线上单击，自动添加重合的 VCC覆铜区
域，如图 12－132所示。
图 12－132 添加覆铜区域
573
同样的方法，选择 “ETCH”、 “GND” 选项；添加与禁止布线边框线间距为 5的 GND
覆铜区域，如图 12－133所示。
图 12－133 添加覆铜区域
17.修改 DRC规则
因为电路板上的导线不是完全绝缘的，会经常受到工作环境的影响产生不利于电路板正
常工作的因素，因此为了避免此种现象需要规定导线之间的距离。同理，为保证非导线元件
之间能正常工作、不相互影响也需要有一定的安全距离。
将鼠标放置在图
12－134所示 DRC标记上时，将自动显示如图 12－135所示的解释说明。
图 12－134 添加好的覆铜区域
图 12－135 DRC说明
1）选择菜单栏中的 “Setup（设置）”
→
“Constraints（约束）”
→
“Model（模 型）”
命令，弹出 “AnalysisModel（分析模型）” 对话框，选择 “SpaceModel” 选项，取消勾选
“SpacingDRCmodel”复选框，如图 12－136所示。然后单击 按钮，完成设置。在途
中不显示该 DRC标记，如图 12－137所示。
673