Cadence_16.6高速电路板设计与仿真.pdf - 第305页
以确 定 多个 固 定点 设 定区 域 的 尺 寸 ， 如 图 1 0 － 7 3 所 示。 连 接 起 始 点 和 结 束 点 ， 单 击 右 键 选 择 “ D o n e （ 完 成 ） ” 命 令， 完 成允 许 布局 区 域的 定 义， 如 图 1 0 － 7 4 所示 。 图 1 0 － 7 3 确 定固 定 点 图 1 0 － 7 4 完 成区 域 绘制 2 . 位 于 电路 板 边缘 的 元件 ， 离电 路 板边 缘 一…
10.5.4 板约束区域
对边框线进行设置主要是给制板商提供制作板形的依据。用户还可以在设计时直接定义
约束区域，约束区域比 “outline（物理边界）”的范围要小，如果大小相同则会使布线和零
件有损伤。
约束区域也可称之为电气边界，用来界定元器件放置和布线的区域范围。在 PCB板元
器件自动布局和自动布线时，电气边界是必需的，它界定了元器件放置和布线的范围。通常
电气边界应该略小于物理边界，在日常使用过程中，电路板难免会有磨损，为了保证电路板
能够继续使用，在制板过程中需要留有一定余地，在物理边界损坏后，如果内侧的电气边界
完好，其中的元器件及其电气关系保持完好，则电路板可以继续使用。
各种约束区域定义主要通过 “
Setup（设置）”
→
“Areas（区域）” 子菜单来完成，如
图
10－71所示。
约束区域共有以下 11种： “PackageKeepin（元件允许布局区）”、 “PackageKeepout
（元件不允许布局区）”、 “PackageHeight（元件高度限制）”、 “RouteKeepin（允许布线
区）”、“
RouteKeepout（禁止布线区）”、“WireKeepout（不允许有线）”、“ViaKeepout（不
允许有过孔）”、 “ShapeKeepout（不允许敷铜）”、 “ProbeKeepout（禁止探测）”、“Gloss
Keepout（禁止涂绿油）”、“PhotoplotOutline（菲林外框）”。
下面首先介绍确定允许放置区域的操作步骤
1.选择菜单栏中的 “Setup（设置）”
→
“Areas（区域）”
→
“PackageKeepin（元件允
许布局区）”命令，打开图
10－72所示的 “Options（选项）”面板。
图 10－71 “Areas（区域）”子菜单 图 10－72 “Option（选项）” 面板
在 “ActiveClassandSubclass（有效的集和子集）” 选项组下默认选择 “PackageKeep-
in
”、“All”选项。
在 “SegmentType（线类型）” 选项组下的 “Type（类型）” 下拉列表中显示 4个选项：
“Line（线）”、“Line45（45°线）”、“LineOrthogonal（直角线）”、 “Arc（弧线）”，这里选
择 “Line（线）”。
完成设置后，移动鼠标到电路板边框内部，单击鼠标确定起点，然后移动鼠标分别单击
392
以确定多个固定点设定区域的尺寸，如图 10－73所示。连接起始点和结束点，单击右键选
择 “
Done（完成）” 命令，完成允许布局区域的定义，如图 10－74所示。
图 10－73 确定固定点 图 10－74 完成区域绘制
2.位于电路板边缘的元件，离电路板边缘一般不小于 2mm，因此允许布局元件区域应
与电路板那物理边界间隔不小于 2mm。若果允许零件布线摆放区域形状和布线区域形状类
似，可使用下面介绍的方法，该方法简单、实用。
选择菜单栏中的 “Edit（编辑）”
→
“Z－copy（复制）”命令，打开右侧 “Options（选
项）”面板，如图 10－75所示。
3.在 “CopytoClass／Subclass（复制集和子集）” 选项组下依次选择 “PackageKeepin”、
“All” 选项。
在 “ShapeOptions（外形选项）” 选项组下有 3个选项：
1）“Copy（复制）”选项：选择是否要复制外形的 “Voids（孔）” 和 “Netname（网络
名）”，这主要针对 “
Etch层”的 “shape”。
2）“Size（尺寸）”：选择复制后的 “shape”是 “Contract（缩小）” 还是 “Expand（放
大）”；在 “Offset（偏移量）”中输入要缩小或扩大的数值。
3） “Routekeeping（允许布线区域）” 在 “outline（边框线）” 内测， “Packagekeeping
（允许布局区域）” 在 “Routekeeping（允许布线区域）” 内侧，因此，选择 “Contract（缩
小）”选项，在 “Offset（偏移）” 中输入要缩小的间距。
完成参数设置后，在工作区的边框线上单击鼠标，自动添加有适当间距的允许布局区域
线，如图 10－76所示。
图 10－75 “Option（选项）” 面板 图 10－76 添加允许布局区域
492
注意：
执行 “Z－Copy” 命令时，如果绘制的 “Outline”是由 “shape（形状）” 命令中的子
命令绘制时，在 “Find（查找）”选项板中勾选 “Shape（形状）”复选框，否则无法完成
操作；如果绘制的 “Outline” 是由 “Line（线）” 组合而成，在 “Find（查找）” 选项板
中勾选 “
Line（线）” 选项，否则无法完成操作。
绘制其他类型的区域，步骤相同，这里不再赘述。
10.6 在 PCB文件中导入原理图网络表信息
网络表是原理图与 PCB之间的联系纽带，原理图的信息可以通过导入网络表的形式完
成与 PCB之间的同步。进行网络表的导入之前，必须确保在原理图中网络表文件的导出。
网络报表是电路原理图的精髓，是原理图和 PCB连接的桥梁，没有网络报表，就没有电路
板的自动布线。
下面介绍在 Allegro中网络表的导入操作：
1.启动 PCBEditor。
2.新建电路板文件。
3.选择菜单栏中的 “File（文件）”
→
“Import（导入）”
→
“Logic（原理图）” 命令，
如图 10－77所示，弹出如图 10－78所示的 “ImportLogic（导入原理图）” 对话框。
图 10－77 “Files（文件）”菜单命令 图 10－78 “ImportLogic（导入原理图）” 对话框
592