Cadence_16.6高速电路板设计与仿真.pdf - 第363页

图 1 2 - 6 8 “ C r e a t e N e t l i s t ( 创 建网 络 表) ” 对 话框 5 . 勾 选 “ C r e a t e P C BE d i t o r N e t l i s t ( 创建 P C B 网 络 表 ) ” 复 选 框, 可 导 出 包 含 原 理 图 中 所有 信 息的 三 个网 络 表文 件 “ p s t c h i p . d a t ” 、 “ p s t x n e …

100%1 / 401
3.原理。打项目
图文
MusicFlashLight.Dsn。选菜单中的 Tools工具
DesignRulesCheck
计规检查 令或 Capture 工具中的 Designrulecheck设计则检
按钮 ,打 DesignRulesCheck规则查)对话框, 1266所示,选默认
设置单击 钮,始进 1267 .drc 件,
显示查结,并动加到项管理 Output输出文件夹下
1266 DesignRulesCheck设计则检
1267 DRC检查
4.菜单 Tools
CreateNetlist
Capture Createnetlist 1268
CreateNetlist PCBEditorPCB
网络属性
153
1268 CreateNetlist建网表)话框
5. CreatePCBEditorNetlist创建 PCB 框,
所有息的个网表文 pstchip.dat pstxnet.dat pstxprt.dat Op-
tion
项)选项组中示参设置
6. NetlistFiles allegro
钮,
SelectDirectory 框。 PST
*
.DAT
的路
1269 建网
完成后,
络表如图 1269所示
7.
pstchip.dat pstxnet.dat pstxprt.dat
如图 1270 1272
理器 Output下显,如 1273所示
1270 pstchip.dat
253
1271 pstxnet.dat
1272 pstxprt.dat文件
1273 示网表文
8.电路。该节具步骤下:
1选择 Cadence
Release16.6
PCBEditor AllegroPCBDe-
signGXL
353