Cadence_16.6高速电路板设计与仿真.pdf - 第308页

4 . 单 击 “ V i e w l o g ” 按 钮 , 打 开 “ n e t r e v . l s t ” , 查 看 错 误 信 息。 也 可 选 择 菜 单 栏 中 的 “ F i l e s ( 文件 ) ” → “ V i e w l o g ( 查看 日 志 ) ” 命 令 , 同 样 可 以 打 开 如 图 1 0 - 8 2 所 示 的 窗 口 , 查看 网 络表 的 日志 文 件。 图 1 0 - 8 2 网…

100%1 / 401
由于 Capture中原理图络表输出两种式,此在 Allegro据使
输出网络,有种导方法
打开 Cadence 选项,导 Capture输出络表 netlist PCBEditor
方式出的络表
为了便对路板布局需要 性,
图输网络时选 PCBEditor 式,使 Ca-
dence
方式导入网络
Importlogictype导入 Designentry
HDLDesignentryCISCapture SCALD
示导表; Placechangedcomponent
选项下默选择 Always
在原;“
HDLConstraintManagerEnableFlowoptionsHDL约束理器
有在 DesignentryHDL的原图进更新才可,该项组 Importchangens
only仅更约束理器改过部分 Overwritecurrentconstraints当前路板
中的束)
该选卡中包含
4个复框,根据要进选择
AllowetchremovalduringECO:勾此复时,Allegro
会删多余布线
IgnoreFIXEDproperty:勾选此
素进检查,忽此项生的误提
Createuserdefinedproperties勾选复选,在
定义性在路板建立属性定义
CreatePCBXMLfrom inputdata中,
XML格式 DesignCompare 钮, PCBDesign
Compare比较异。
1079 入网表的度对
Importdirectory
击右按钮在弹
般是理图程文夹下
allegro
单击 ImportCadence钮,表,
进度对话框,如图 1079所示,当执行完毕后,若没有
错误,在命息,如
1080
示。若误, netrev.lst 件,
错误信息,如 1081所示
1080 示命信息 1081 警告
692
4. Viewlog netrev.lst 息。
Files文件
Viewlog查看 1082
查看络表日志件。
1082 络表日志
5. Other选项卡,出如 1083的对框,置参选项 Cap-
ture
里选 Other方式输出网络
1083 Other项卡
对于有添元件性的理图,使 Other
性,就需用到 Device Device
引脚一些络属
6. Importnetlist网络 文本中输网络文件文件称。
792
根据述设以下项:
1 Syntaxcheckonly:勾此复框,进行络表输入仅对络表件进
法检
2 Supersedealllogicaldata框,
异,将这差异新到路板
3 Appenddevicefileslog选此选框保留 Device文件” log记录
同时加新
log录文
4 AllowetchremovalduringECO框,时,Alle-
gro会删除多的布线
5IgnoreFIXEDproperty:勾此复框,输入络表过程对有
素进检查,忽此项生的误提
单击
按钮导入络表具体骤同,这不再述。
完成络表后,
place
manually
令,弹出对话中查有无件生
892